[发明专利]一种双结型场板的功率器件

权利要求书

1.一种双结型场板的功率器件，其特征在于，包括第一结型场板(310)与第二结型场板(303)，所述第一结型场板(310)设置在功率器件的栅极(309)与漏极(307)之间，且生长在势垒层(305)上，与所述栅极(309)接触；所述第二结型场板(303)与沟道层(304)接触设置；所述第二结型场板(303)设置在沟道层(304)与缓冲层(302)之间，或设置在缓冲层(302)里面。

2.根据权利要求1所述的一种双结型场板的功率器件，其特征在于，所述第一结型场板(310)包括第一P型掺杂半导体(3102)与第一N型掺杂半导体(3101)，且所述第一N型掺杂半导体(3101)与所述势垒层(305)接触，所述第一P型掺杂半导体(3102)生长在所述第一N型掺杂半导体(3101)上。

3.根据权利要求2所述的一种双结型场板的功率器件，其特征在于，所述势垒层(305)上生长有若干第一结型场板(310)，且生长的若干所述第一结型场板(310)均设置在所述栅极(309)与所述漏极(307)之间。

4.根据权利要求1所述的一种双结型场板的功率器件，其特征在于，所述第二结型场板(303)设置在所述缓冲层(302)与所述沟道层(304)之间，所述第二结型场板(303)顶面与所述沟道层(304)接触，所述第二结型场板(303)底面与所述缓冲层(302)顶部接触。

5.根据权利要求4所述的一种双结型场板的功率器件，其特征在于，所述第二结型场板(303)包括第二P型掺杂半导体(3031)与第二N型掺杂半导体(3032)，且所述第二N型掺杂半导体(3032)与所述沟道层(304)接触；所述第二N型掺杂半导体(3032)生长在所述第二P型掺杂半导体(3031)上，且所述第二P型掺杂半导体(3031)与所述缓冲层(302)顶部接触。

6.根据权利要求1所述的一种双结型场板的功率器件，其特征在于，所述第二结型场板(303)设置在所述缓冲层(302)内部时，所述第二结型场板(303)顶部与所述沟道层(304)接触，所述第二结型场板(303)底部设置在所述缓冲层(302)内部。

7.根据权利要求6所述的一种双结型场板的功率器件，其特征在于，所述第二结型场板(303)包括第二P型掺杂半导体(3031)与第二N型掺杂半导体(3032)，且所述第二N型掺杂半导体(3032)与所述沟道层(304)接触；所述第二N型掺杂半导体(3032)生长在所述第二P型掺杂半导体(3031)上。

8.根据权利要求1～7任一所述的一种双结型场板的功率器件，其特征在于，所述缓冲层(302)上设有若干第二结型场板(303)，且至少一个第二结型场板(303)设置在所述栅极(309)与所述漏极(307)之间，且与所述沟道层(304)接触。

9.根据权利要求1所述的一种双结型场板的功率器件，其特征在于，所述功率器件还包括支撑衬底(301)、介质层(306)以及钝化层(311)；所述支撑衬底(301)依次生长有所述缓冲层(302)、所述沟道层(304)、所述势垒层(305)、所述介质层(306)以及所述钝化层(311)，源极(308)与所述缓冲层(302)接触构成欧姆接触，所述漏极(307)与所述缓冲层(302)接触，构成欧姆接触；所述栅极(309)设置在所述漏极(307)与所述源极(308)之间，且与所述介质层(306)接触。

10.根据权利要求9所述的一种双结型场板的功率器件，其特征在于，所述缓冲层(302)与所述沟道层(304)均为GaN薄膜；所述势垒层(305)为AlGaN薄膜。