[发明专利]一种多层芯片叠层组件封装结构及其制备工艺

权利要求书

1.一种多层芯片叠层组件封装结构，其特征在于，包括置于管壳内的多芯片堆叠组件单元和薄膜基板转接板，薄膜基板转接板设于相邻的多芯片堆叠组件单元之间；

其中，管壳的管壳基板上设有管壳金导带，薄膜基板转接板上设有转接板金导带；设于薄膜基板转接板上方的多芯片堆叠组件单元通过键合丝与转接板金导带连接，转接板金导带上引出键合丝与管壳金导带连接；底层的多芯片堆叠组件单元上引出键合丝与管壳金导带连接。

2.根据权利要求1所述的一种多层芯片叠层组件封装结构，其特征在于，多芯片堆叠组件单元包括至少一个芯片，相邻的芯片之间设有垫片，垫片和芯片粘接固定；每个芯片上分别引出键合丝与管壳金导带或转接板金导带连接。

3.根据权利要求1所述的一种多层芯片叠层组件封装结构，其特征在于，多芯片堆叠组件单元设有至少两个。

4.根据权利要求3所述的一种多层芯片叠层组件封装结构，其特征在于，当多芯片堆叠组件单元设有两个时，其中一个多芯片堆叠组件单元设于薄膜基板转接板上作为上层单元；另一个多芯片堆叠组件单元设于管壳底面上作为下层单元，下层单元与薄膜基板转接板之间通过垫片粘接连接。

5.根据权利要求4所述的一种多层芯片叠层组件封装结构，其特征在于，两个多芯片堆叠组件单元中含有的芯片个数总共为N个；

当N为偶数时，上层单元和下层单元中分别含有的芯片个数为“N/2层+N/2层”；

当N为奇数时，上层单元和下层单元中分别含有的芯片个数为“(N+1)/2+(N-1)/2”或“(N-1)/2+(N+1)/2”。

6.根据权利要求1所述的一种多层芯片叠层组件封装结构，其特征在于，薄膜基板转接板的材质为硅基或陶瓷基薄膜基板。

7.根据权利要求1所述的一种多层芯片叠层组件封装结构，其特征在于，薄膜基板转接板的厚度为0.3～1.0mm。

8.权利要求1～7中任意一项所述的一种多层芯片叠层组件封装结构的制备工艺，其特征在于，包括以下步骤：

1)将其中一组多芯片堆叠组件单元的最底层芯片粘接在管壳基板上，并通过反向键合工艺键合至管壳基板上；将另一组多芯片堆叠组件单元的最底层芯片粘接在薄膜基板转接板，并通过反向键合工艺键合至薄膜基板转接板上；

2)分别针对管壳基板和薄膜基板转接板，在最底层芯片上粘接垫片，在垫片上粘接芯片；

依次重复先在芯片上粘接垫片、然后在垫片上粘接芯片，分别在管壳基板和薄膜基板转接板上制得多芯片堆叠组件单元；其中，在粘接垫片之前，芯片通过反向键合工艺分别键合至薄膜基板转接板或管壳基板；

3)在管壳基板的多芯片堆叠组件单元表面上粘接垫片，将带有多芯片堆叠组件单元的薄膜基板转接板的底面粘接在该垫片上；

4)通过正向键合工艺，将薄膜基板转接板和管壳基板键合连接。

9.根据权利要求8所述的制备工艺，其特征在于，薄膜基板转接板边缘与管壳金导带上的键合点的间距，比劈刀半径大0.10～5.0mm。

10.根据权利要求8所述的制备工艺，其特征在于，步骤1)和步骤2)中，分别或同时进行针对管壳基板和薄膜基板转接板上的粘接。