[发明专利]一种Buck变换器中NMOS功率管浮动栅压驱动电路

权利要求书

1.一种Buck变换器中NMOS功率管浮动栅压驱动电路，包括逻辑模块、上拉电路、下拉电路和N驱动电压钳位及检测电路；其中，逻辑模块用于根据NMOS功率管开关控制信号和N驱动电压钳位及检测电路的输出信号生成第一控制信号、第二控制信号和第三控制信号，第一控制信号用于控制N驱动电压钳位及检测电路的工作时序，第二控制信号用于控制上拉电路的工作时序，第三控制信号用于控制下拉电路的工作时序；N驱动电压钳位及检测电路、上拉电路和下拉电路的输出信号均与NMOS功率管栅极连接，将NMOS功率管栅极输入信号定义为N_Drive信号；

所述N驱动电压钳位及检测电路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一NMOS管MN1、第一电阻R1、第二电阻R2、第一电容C1、第一NPN管Q1、第一电流源I1、第二电流源I2；第一电阻R1的一端接第三PMOS管MP3的漏极，第一电阻R1的另一端接地，第一电阻R1与第三PMOS管MP3漏极的连接点为N驱动电压钳位及检测电路输出到逻辑模块的信号输出端；第三PMOS管MP3的源极接N_Drive信号，第三PMOS管MP3的栅极接第六PMOS管MP6的栅极；第一NMOS管MN1的栅极接第一控制信号；第一NMOS管MN1的源极接电流源I1，第一NMOS管MN1的漏极接第三PMOS管MP3的栅极；电流源I1的另一端接地；第一电容C1的一端接第三PMOS管MP3的栅极，第一电容C1的另一端接地；第四PMOS管MP4的栅漏短接，接第五PMOS管MP5的源极，第四PMOS管MP4的源极接第三PMOS管MP3的栅极；第五PMOS管MP5的栅漏短接，并接地；第一PMOS管MP1的栅极接第一控制信号，第一PMOS管MP1的源极接电流源I2，第一PMOS管MP1的漏极接第三PMOS管MP3的栅极；电流源I2的另一端接电源Vin；第二PMOS管MP2的栅极接第一控制信号，第二PMOS管MP2的源极接电流源I2，第二PMOS管MP2的漏极接第六PMOS管MP6；第六PMOS管MP6的源极接N_Drive信号，第六PMOS管MP6的漏极接第一NPN管Q1的基极；第一NPN管Q1的基极接第二电阻R2的一端，第一NPN管Q1的发射极接地，第一NPN管Q1的集电极接N_Drive信号；第二电阻R2的另一端接地；

所述上拉电路包括第三电流源I3，第七PMOS管MP7；第三电流源I3的一端接电源Vin，第三电流源I3的另一端接第七PMOS管MP7的源极；第七PMOS管MP7的栅极接第二控制信号，第七PMOS管MP7的漏极接N_Drive信号；

所述下拉电路包括第二NMOS功率管MN2；第二NMOS功率管MN2的漏极接N_Drive信号，第二NMOS功率管MN2的栅极接第三控制信号，第二NMOS功率管MN2的源极接地。

2.根据权利要求1所述的一种Buck变换器中NMOS功率管浮动栅压驱动电路，其特征在于，所述的上拉电路对NMOS功率管栅极电容充电，N驱动电压钳位及检测电路对NMOS功率管栅极电压钳位，下拉电路对NMOS功率管栅极电容放电。