[发明专利]半导体器件及其制作方法

说明书

本发明公开了半导体器件及其制作方法，其中，半导体器件包括外延基片和叠层钝化层，外延基片包括势垒层，势垒层上表面设有源电极、漏电极和栅电极；叠层钝化层包括第一钝化层和第二钝化层，第二钝化层位于第一钝化层的上层，第一钝化层由非掺杂P型材料构成，第二钝化层由氧化铝、氮化硅和氧化硅中的任意一种构成，叠层钝化层设置于源电极和漏电极之间，栅电极设置于叠层钝化层。本发明采用非掺杂P型材料作为第一层钝化材料，非掺杂P型材料与GaN或AlGaN界面处形成p‑n结，可有效的阻断界面漏电通道，起到场制调控作用，从而直接降低器件关态漏电。同时，第二层钝化层可以有效阻拦水汽、氧等进入势垒层表面界面，从而提高器件可靠性。

技术领域

本发明实施例涉及半导体技术领域，特别是涉及一种半导体器件及其制作方法。

背景技术

随着科学技术朝着高速、高能效方向的发展，传统硅基半导体器件因其导通电阻大、高温性能退化的限制，在高频、高能效方面的应用越来越趋于物理极限。宽禁带GaN半导体具有临界击穿场强高、电子饱和漂移速率大、耐高温等优点，尤其是AlGaN/GaN HEMT具有高迁移率2DEG(二维电子气)沟道，展现出优异的频率特性和功率特性，被认为是高速、高能效、耐高温技术中最具有竞争力的技术。但是，由于AlGaN/GaN材料通常是异质外延生长，晶格失配和热失配在表界面造成的缺陷密度高，产生了诸如电流崩塌、关态漏电大、提前击穿等可靠性问题。

在相关技术中，往往采用单一钝化层，钝化效果来自于两个方面：减少AlGaN表面的悬挂键以减少表面态、增加栅极与表面态之间的势垒以降低电子被表面态俘获的概率，钝化材料的选取和思路都较为单一且没有对漏电进行直接的调控或者改善。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本发明实施例提供了一种半导体器件及其制作方法，能够降低界面态密度，减弱载流子被界面陷阱捕获，从而抑制电流崩塌，还可以有效阻断界面漏电通道，起到场制调控作用，从而直接降低器件关态漏电。

第一方面，本发明实施例提供了一种半导体器件，包括：

外延基片，所述外延基片包括势垒层，所述势垒层上表面设有源电极、漏电极和栅电极；

叠层钝化层，包括第一钝化层和第二钝化层，所述第二钝化层位于所述第一钝化层的上层，所述第一钝化层由非掺杂P型材料构成，所述第二钝化层由氧化铝、氮化硅和氧化硅中的任意一种构成，所述叠层钝化层设置于所述源电极和所述漏电极之间，所述栅电极设置于所述叠层钝化层。

第二方面，本发明实施例提供了一种电子设备，包括有如上第一方面所述的半导体器件。

第三方面，本发明实施例提供了一种半导体器件制作方法，包括：

在外延基片的势垒层上制作源电极和漏电极；

在所述势垒层上依次生长第一钝化层和第二钝化层，形成叠层钝化层；

在所述叠层钝化层制作栅电极。