[发明专利]一种基于有限元仿真的多并联开关器件均流优化设计方法

权利要求书

1.一种基于有限元仿真的多并联开关器件均流优化设计方法，其特征在于，

所述多并联开关器件包括：驱动模块、第一个开关管器件、第二个开关管器件、...、第n个开关管器件；

所述驱动模块与所述第i个开关管器件通过走线连接，i∈[1，n]；

所述多个开关管器件并联连接；

驱动回路i为驱动模块与第i个开关管通过导线连接形成的回路；

所述各个驱动回路寄生电感值L_i为同一频率f下的值；

所述基于有限元仿真的多并联开关器件均流优化设计方法，包括以下步骤：

步骤1：人工设定驱动模块与开关器件之间的走线的长度，根据第一个开关管器件、第二个开关管器件、...、第n个开关管器件之间结构对称原则，通过Altium Designer软件设计电路板；

步骤2：确定优化的目标寄生电感值；

步骤3：设定要求误差；

步骤4：结合目标寄生电感值计算初始化驱动模块与开关器件之间的走线的宽度，结合初始化驱动模块与开关器件之间的走线的宽度通过有限元仿真多次迭代优化驱动模块与开关器件之间的走线的宽度。

2.根据权利要求1所述的基于有限元仿真的多并联开关器件均流优化设计方法，其特征在于，步骤1所述驱动模块与开关器件之间的走线的长度为：

驱动模块与第i开关器件之间的走线的长度，定义为：

l_i，i∈[1，n]且l_i∈[l_min，l_max]

其中，l_min为驱动回路走线最短距离，l_max为驱动回路走线最长距离。

3.根据权利要求1所述的基于有限元仿真的多并联开关器件均流优化设计方法，其特征在于，所述步骤2具体为：

所述驱动模块与每个开关器件之间的走线宽度的约束条件为：

W_i∈[W_min，W_max]

其中，W_min为走线宽度最小值，W_max为走线宽度最大值；

驱动模块与第n个开关器件之间的走线长度为l_max，设置该回路的走线宽度为W_max，将设计的电路板导入Ansys Q3D中，添加激励，以寄生电感为研究对象利用有限元仿真得出最长驱动回路线宽为W_max时的寄生电感值L_o，将L_o作为目标寄生电感值。

4.根据权利要求1所述的基于有限元仿真的多并联开关器件均流优化设计方法，其特征在于，步骤3所述要求误差定义为σ_l 。

5.根据权利要求1所述的基于有限元仿真的多并联开关器件均流优化设计方法，其特征在于，步骤4所述结合目标寄生电感值以及驱动模块与开关器件之间的走线长度，计算驱动模块与开关器件之间的走线宽度,具体为：

i∈[1，n]

根据该隐函数表达式可借助数学软件Mathematica求得W_i，0的数值解，其中，l_i为驱动模块与第i开关器件之间的走线的长度，L_o为目标寄生电感值,W_i，0为初始化驱动模块与第i开关器件之间的走线的宽度，n表示开关管器件的数量；

步骤4.1，将W_i，j作为第j次迭代时驱动模块与第i个开关管之间的走线宽度，当j＝0时，W_i，j＝W_i，0；

步骤4.2，按照走线宽度W_i，j调整步骤1设计的电路板后，导入Ansys Q3D中，添加激励，以寄生电感为研究对象，利用有限元仿真得出该布局下特定频率f的寄生电感值L_i，j；

步骤4.3，若|L_i，j-L_o|＜σ_l，则完成驱动回路i设计；

若|L_i，j-L_o|≥σ_l，且L_i，j＜L_o，将W_i，j根据一定步长减小，继续执行步骤4.2，直至|L_i，j-L_o|＜σ_l；

若|L_i，j-L_o|≥σ_l，且L_i，j≥L_o，将W_i，j根据一定步长增加，继续执行步骤4.2，直至|L_i，j-L_o|＜σ_l；

其中，L_i，j为第j次迭代时通过步骤4.2仿真求解得到的驱动模块与第i个开关器件的回路寄生电感值，W_i，j为第j次迭代时驱动模块与第i个开关管之间的走线宽度，L_o为目标寄生电感值，σ_l为要求误差。