[发明专利]MOS控制晶闸管的制造方法及MOS控制晶闸管有效
申请号: | 202110659745.9 | 申请日: | 2021-06-15 |
公开(公告)号: | CN113555282B | 公开(公告)日: | 2023-08-08 |
发明(设计)人: | 龚大卫;刘杰;郑泽人;刘剑 | 申请(专利权)人: | 扬州国扬电子有限公司 |
主分类号: | H01L21/332 | 分类号: | H01L21/332;H01L29/745 |
代理公司: | 南京苏高专利商标事务所(普通合伙) 32204 | 代理人: | 柏尚春 |
地址: | 225009 江苏省扬州*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | mos 控制 晶闸管 制造 方法 | ||
1.一种MOS控制晶闸管的制造方法,其特征在于,包括如下步骤:
S100:采用离子注入工艺在衬底(100)上形成第一JFET区域(210);
S200:在衬底(100)上生长EPI层(300);
S300:采用离子注入工艺在EPI层(300)上形成第二JFET区域(220);
S400:采用扩散工艺使第二JFET区域(220)与第一JFET区域(210)连通;
S500:进行栅极(700)、重掺杂N型区(400)、重掺杂P型区(410)及阱区(500)工艺,并完成正面工艺;
S600:进行背面缓冲层(800)、背面重掺杂层(900)及漏极(1000)工艺,并完成背面工艺。
2.根据权利要求1所述的MOS控制晶闸管的制造方法制造的MOS控制晶闸管,其特征在于,包括衬底(100),所述衬底(100)上方设置有EPI层(300)及JFET区域(200),所述JFET区域(200)的下端延伸到所述衬底(100)内一定深度,所述JFET区域(200)将所述EPI层(300)隔离为左右两部分,所述EPI层(300)的上部设有正面重掺杂区和阱区(500),所述正面重掺杂区的上方设有源极(600),两个所述源极(600)之间设有栅极(700),所述衬底(100)下方依次设有缓冲层(800)、背面重掺杂层(900)及漏极(1000)。
3.根据权利要求2所述的MOS控制晶闸管,其特征在于,所述JFET区域(200)的横向尺寸范围为4至5um。
4.根据权利要求2所述的MOS控制晶闸管,其特征在于,所述衬底(100)为N型衬底。
5.根据权利要求4所述的MOS控制晶闸管,其特征在于,所述JFET区域(200)均磷离子注入形成。
6.根据权利要求4所述的MOS控制晶闸管,其特征在于,所述EPI层(300)为P型EPI层。
7.根据权利要求4所述的MOS控制晶闸管,其特征在于,所述阱区(500)为N型阱区。
8.根据权利要求4所述的MOS控制晶闸管,其特征在于,所述正面重掺杂区包括重掺杂N型区(400)及重掺杂P型区(410),所述阱区(500)设置于所述重掺杂N型区(400)的内侧,所述重掺杂P型区(410)设置于所述阱区(500)及所述重掺杂N型区(400)之间。
9.根据权利要求4所述的MOS控制晶闸管,其特征在于,所述缓冲层(800)为N型缓冲层(800)。
10.根据权利要求4所述的MOS控制晶闸管,其特征在于,所述背面重掺杂层(900)为P型重掺杂层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于扬州国扬电子有限公司,未经扬州国扬电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110659745.9/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造