[发明专利]一种基于RRAM的非易失性可配置下拉电阻网络

权利要求书

1.一种基于双极性RRAM的非易失性可配置下拉电阻网络，其特征在于：包括并联的n个子电路，即由子电路1至子电路n并联构成，其中，n为并联的可配置电阻数；输入端口A、输出端口B、使能端口为EN、电阻配置值端口K0至Kn、电源端口VDD和地端口GND；其中，每个子电路包括RRAMx，RRAMx的一端与第一单元的一个NMOS晶体管相连，另一端与第二单元的一个NMOS晶体管相连；第一单元与第二单元为同构体即结构相同，均包括并联的两个限流电阻；其中一个限流电阻与一组PMOS晶体管相连，另外一个限流电阻与一组NMOS晶体管相连；一组PMOS晶体管当中的一个PMOS晶体管与使能EN、电源VDD相连，另一个PMOS晶体管与配置端口Kx相连；一组NMOS晶体管当中的一个NMOS晶体管与地GND、信号BEN相连，另一个NMOS晶体管与配置端口Kx相连。

2.根据权利要求1所述的一种基于双极性RRAM的非易失性可配置下拉电阻网络，其特征在于：第一PMOS晶体管、第二PMOS晶体管为一组，连接于第一限流电阻R1的一端，第一NMOS晶体管、第二NMOS晶体管为一组，连接于第二限流电阻R2的一端；第三PMOS晶体管、第四PMOS晶体管为一组，连接于第三限流电阻R3的一端，第三NMOS晶体管、第四NMOS晶体管为一组，连接于第四限流电阻R4的一端；

第一PMOS晶体管的漏极连接第二PMOS晶体管的源极，第一PMOS晶体管的源极连接电源VDD，第一PMOS晶体管的栅极连接信号EN，第一PMOS晶体管的体连接电源VDD；

第二PMOS晶体管的漏极连接第一限流电阻R1的一端，第二PMOS晶体管的源极连接第一PMOS晶体管的漏极，第二PMOS晶体管的栅极连接配置端口Kx，第二PMOS晶体管的体连接电源VDD；

第三PMOS晶体管的漏极连接第四PMOS晶体管的源极，第三PMOS晶体管的源极连接电源VDD，第三PMOS晶体管的栅极连接信号EN，第三PMOS晶体管的体连接电源VDD；

第四PMOS晶体管的漏极连接第三限流电阻R3的一端，第四PMOS晶体管的源极连接第三PMOS晶体管的漏极，第四PMOS晶体管的栅极连接信号BKx，第四PMOS晶体管的体连接电源VDD；

第一NMOS晶体管的漏极连接第二NMOS晶体管的源极，第一NMOS晶体管的源极连接地GND，第一NMOS晶体管的栅极连接信号BEN，第一NMOS晶体管的体连接地GND；

第二NMOS晶体管的漏极连接第二限流电阻R2的一端，第二NMOS晶体管的源极连接第一NMOS晶体管的漏极，第二NMOS晶体管的栅极连接配置端口Kx，第二NMOS晶体管的体连接地GND；

第三NMOS晶体管的漏极连接第四NMOS晶体管的源极，第三NMOS晶体管的源极连接地GND，第三NMOS晶体管的栅极连接信号BEN，第三NMOS晶体管的体连接地GND；

第四NMOS晶体管的漏极连接第四限流电阻R4的一端，第四NMOS晶体管的源极连接第三NMOS晶体管的漏极，第四NMOS晶体管的栅极连接信号BKx，第四NMOS晶体管的体连接地GND；

第五NMOS晶体管的漏极连接端口A，第五NMOS晶体管的源极和体连接RRAMx的端口P，第五NMOS晶体管的栅极连接信号EN；

第六NMOS晶体管的漏极连接RRAMx的端口Q，第六PMOS晶体管的源极和体连接端口B，第六PMOS晶体管的栅极连接信号EN；

第一限流电阻R1的一端连接第二PMOS晶体管的漏极，另一端连接RRAMx的端口P；

第二限流电阻R2的一端连接第二NMOS晶体管的漏极，另一端连接RRAMx的端口P；

第三限流电阻R3的一端连接第四PMOS晶体管的漏极，另一端连接RRAMx的端口Q；

第四限流电阻R4的一端连接第四NMOS晶体管的漏极，另一端连接RRAMx的端口Q。

3.根据权利要求2所述的一种基于双极性RRAM的非易失性可配置下拉电阻网络，其特征在于：包括第一反相器，所述第一反相器的输入端连接配置端口Kx，输出端连接信号BKx，输入配置Kx通过所述第一反相器产生反相配置信号BKx。