[发明专利]多电平信号接收器和包括多电平信号接收器的存储器系统

说明书

公开了多电平信号接收器和包括多电平信号接收器的存储器系统。所述多电平信号接收器包括其中具有M‑1个感测放大器的数据采样器，所述M‑1个感测放大器被配置为将具有M个电压电平中的一个的多电平信号与M‑1个参考电压进行比较，从而生成M‑1个比较信号。数据采样器还被配置为生成包括N个位的目标数据信号，M是大于二的整数，并且N是大于一的整数。提供了均衡控制器，被配置为通过以下操作训练所述M‑1个感测放大器：基于所述M‑1个比较信号的均衡值，(i)在第一训练模式期间调整M‑1个电压区间中的至少一个，和(ii)在第二训练模式期间调整所述M‑1个参考电压的电平，所述M‑1个电压区间中的每个表示所述M个电压电平之中的两个相邻的电压电平之间的差。

本申请要求于2020年9月2提交的第10-2020-0111665号韩国专利申请的优先权，所述韩国专利申请的公开通过引用包含于此。

技术领域

示例实施例总体上涉及半导体集成电路，更具体地，涉及信号发送器和接收器以及包括信号发送器和接收器的存储器系统。

背景技术

半导体存储器装置通常可根据它们在与电源断开时是否保留存储的数据而被划分为两个类别。这些类别包括：(i)在与电源断开时丢失存储的数据的易失性存储器装置和(ii)在与电源断开连接时保留存储的数据的非易失性存储器装置。易失性存储器装置可以以相对高的速度执行读取操作和写入操作，而存储在其中的内容可能在断电时被丢失。相反，非易失性存储器装置即使在断电时也可保留存储在其中的内容，这意味着不管非易失性存储器装置是否通电，非易失性存储器装置都可用于存储必须被保留的数据。

近来，随着半导体存储器装置的性能已被提高，在存储器控制器与半导体存储器装置之间需要高通信速度(或接口速度)。为了支持这些较高的通信速度，已经研究了在一个单位区间(UI)期间发送多个位的多电平信令。

发明内容

本公开的至少一个示例实施例提供一种能够基于多电平信令训练感测放大器的多电平信号接收器。

本公开的至少一个示例实施例提供一种包括能够基于多电平信令训练感测放大器的多电平信号接收器的存储器系统。

根据一些示例实施例，一种多电平信号接收器包括其中具有M-1个感测放大器的数据采样器，感测放大器被配置为将具有M个电压电平中的一个的多电平信号与M-1个参考电压进行比较，从而生成M-1个比较信号。数据采样器还被配置为生成包括N个位的目标数据信号，其中M是大于二的整数，并且N是大于一的整数。提供了均衡控制器，均衡控制器被配置为通过以下操作训练所述M-1个感测放大器：基于所述M-1个比较信号的均衡值，(i)在第一训练模式期间调整M-1个电压区间中的至少一个，和(ii)在第二训练模式期间调整所述M-1个参考电压的电平，其中，所述M-1个电压区间中的每个表示所述M个电压电平之中的两个相邻的电压电平之间的差。

在这些实施例的一些中，所述M个电压电平包括第一电压电平、第二电压电平(大于第一电压电平)、第三电压电平(大于第二电压电平)和第四电压电平(大于第三电压电平)。另外，所述M-1个参考电压包括第一参考电压、大于第一参考电压的第二参考电压和大于第二参考电压的第三参考电压。另外，所述M-1个感测放大器可包括第一感测放大器，第一感测放大器被配置为：响应于时钟信号，(i)将在第一输入端子处接收的多电平信号与在第二输入端子处接收的第一参考电压进行比较，并且(ii)在输出端子处输出第一比较信号。还提供了第二感测放大器，第二感测放大器被配置为：响应于时钟信号，(i)将在第一输入端子处接收的多电平信号与在第二输入端子处接收的第二参考电压进行比较，并且(ii)在输出端子处输出第二比较信号。提供了第三感测放大器，第三感测放大器被配置为：响应于时钟信号，(i)将在第一输入端子处接收的多电平信号与在第二输入端子处接收的第三参考电压进行比较，并且(ii)在输出端子处输出第三比较信号。数据采样器还包括时钟生成器和输出解码器，时钟生成器被配置为生成时钟信号，输出解码器被配置为对第一比较信号、第二比较信号和第三比较信号进行解码，并且输出目标数据信号。