[发明专利]一种具有重映射功能的芯片系统及芯片重映射配置系统

权利要求书

1.一种具有重映射功能的芯片系统，其特征在于，包括：芯片内核，芯片管脚驱动电路，以及设于所述芯片内核和所述芯片管脚驱动电路之间的第一芯片管脚映射电路；

其中，所述第一芯片管脚映射电路包括输入动态互连网络和输出动态互连网络；所述输出动态互连网络的输入端口与所述芯片内核的第一输出端口对应连接，所述输出动态互连网络的输出端口与所述芯片管脚驱动电路的第一输出管脚对应连接；所述输入动态互连网络的输入端口与所述芯片管脚驱动电路的第一输入管脚对应连接，所述输入动态互连网络的输出端口与所述芯片内核的第一输入端口对应连接；

所述输入动态互连网络和所述输出动态互连网络均包含无阻塞网络结构，所述输入动态互连网络和所述输出动态互连网络均由Benes网络构成；

所述输入动态互连网络和所述输出动态互连网络均具体包括：第二Benes网络和第三Benes网络；

其中，N个所述第二Benes网络对应连接一个所述第三Benes网络，所述第二Benes网络为一个具有K个输入端口和K个输出端口的B[K]结构，用于实现一组K个管脚的组内管脚映射；所述第三Benes网络为一个具有N个输入端口和N个输出端口的B[N]结构，用于实现不同组管脚的组间管脚映射；所述第三Benes网络的输入端口和输出端口均连接位宽为K的总线；K、N均为2的幂次方；

在所述输出动态互连网络中，N个所述第二Benes网络的输入端口与所述芯片内核的第一输出端口对应连接，一个所述第二Benes网络的所有输出端口均与对应的所述第三Benes网络的一个输入端口连接，所述第三Benes网络输出端口与所述芯片管脚驱动电路的第一输出管脚对应连接；

在所述输入动态互连网络中，N个所述第二Benes网络的输入端口与所述芯片管脚驱动电路的第一输入管脚对应连接，一个所述第二Benes网络的所有输出端口均与对应的所述第三Benes网络的一个输入端口连接，所述第三Benes网络输出端口与所述芯片内核的第一输入端口对应连接；

在输出动态互连网络中，选择K×N个芯片内核(101)的输出端口和K×N个芯片管脚驱动电路(102)的输出管脚，将之分成N组，每组对应K个输出端口和K个输出管脚，K和N都是2的幂次方；

N个第二Benes网络由N个B[K]结构，对应芯片内核(101)的输出端口{IN_{1_1}...IN_{1_K}......IN_{N_1}...IN_{N_K}}组成，用于实现组内管脚映射，其中每个端口均由1bit寄存器控制；

第三Benes网络由1个B[N]结构，对应芯片管脚驱动电路(102)的输出管脚{OUT₁...OUT_N}组成，其每个端口均连接位宽为K的总线，用于实现以组为单位的组件管脚映射。

2.根据权利要求1所述的芯片系统，其特征在于，所述输入动态互连网络和所述输出动态互连网络均具体包括多组网络结构；

一组所述网络结构包括一个所述第三Benes网络和与所述第三Benes网络对应的所述第二Benes网络。

3.根据权利要求1所述的芯片系统，其特征在于，还包括：设于所述芯片内核和所述芯片管脚驱动电路之间的第二芯片管脚映射电路；

所述第二芯片管脚映射电路包括输入多路选择器电路和输出多路选择器电路；一个所述输出多路选择器电路的输入端口与所述芯片内核的各第二输出端口对应连接，各所述输出多路选择器电路的输出端口与所述芯片管脚驱动电路的各第二输出管脚对应连接；一个所述输入多路选择器电路的输入端口与所述芯片管脚驱动电路的各第二输入管脚对应连接，各所述输入多路选择器电路的输出端口与所述芯片内核的各第二输入端口对应连接。

4.根据权利要求1所述的芯片系统，其特征在于，还包括：设于所述芯片内核和所述芯片管脚驱动电路之间的现场可编程逻辑门阵列；

所述现场可编程逻辑门阵列的第一输入端口与所述芯片内核的第三输出端口对应连接，所述现场可编程逻辑门阵列的第一输出端口与所述芯片管脚驱动电路的第三输出管脚对应连接，所述现场可编程逻辑门阵列的第二输入端口与所述芯片管脚驱动电路的第三输入管脚对应连接，所述现场可编程逻辑门阵列的第二输出端口与所述芯片内核的第三输入端口对应连接。

5.一种芯片重映射配置系统，其特征在于，包括权利要求1至4任意一项所述的具有重映射功能的芯片系统，还包括：用于控制第一芯片管脚映射电路中各数据选择器的寄存器状态的上位机。