[发明专利]适用于大规模并行计算的节点间容错通信系统及通信方法

说明书

本发明公开了一种适用于大规模并行计算的节点间容错通信系统及通信方法，通信系统包括若干相互连接的AET簇、若干交叉开关组和交叉开关控制器，所述AET簇内包括若干个节点，所述节点包括通信模块和计算模块，分别用于进行数据通讯交互和数据计算处理；所述交叉开关组包括若干组输入信号端和输出信号端，分别用于连接不同节点的信号输出端和信号输出端以建立不同节点之间的信号连接，所有节点和所有交叉开关组均与交叉开关控制器相连接，所述交叉开关控制器用于接收每个节点的状态参数信息并向交叉开关组发送指令信息以改变节点之间的连接关系。本发明的通信系统通过设置交叉开关组和交叉开关控制器，减少了数据的冗余，改善了网络堵塞情况。

技术领域

本发明涉及容错架构技术领域，具体为一种适用于大规模并行计算的节点间容错通信系统及通信方法。

背景技术

随着集成电路技术的发展，多核系统中计算核心数量的增加，基于总线的片上系统（System-On-Chip）难以满足生产需求。取而代之的是片上网络（Network-On-Chip），它一方面继承了片上系统的优点，另一方面借鉴了计算机的通信，用路由器作为通信中的基本单元。对于一个片上网络而言，最重要的就是它的拓扑结构、路由算法和容错机制。如附图1所示为一个具有2D-Mesh结构的片上网络，其中，对于规模较小的片上网络而言，其发生故障的链路数量也比较小，可以采用一些传统的容错机制，比如双机备份、三模冗余，并不会向系统中注入过多的冗余。但是随着制造工艺的发展，大规模的片上网络也已经实现。对于芯片这种极其精密的产品，更换或者维修某个出现故障的部件是不现实的，但也不能因为一个部件的故障就弃用整块芯片，所以对于这种超大型的冰心计算系统而言，需要有可以保障系统在有多个故障出现时仍然可以正常工作的机制。

自主容错架构(以下简称AET)是一个具有Torus结构的片上网络，每个节点会和它邻近的三个节点组成一个AET簇，簇里面有个单元以120°的夹角方向和其他三个单元连接，边缘的三个单元也将以120°的夹角方向和其他簇的单元连接。许多个这样的簇向二维平面无限拓展，就形成了一个由六边形无缝填充的平面。图2描述的是一个具有64个节点的AET网络，形成了一个由32个六边形组成的全连接蜂窝网络。可以看出其所构成的全连接拓扑结构具有封闭性，并且该结构的网络连接是均匀的。

AET架构是通过模拟人脑神经元间的连接形成的结构，其容错性和功耗相比于传统的容错机制有很大的提升。但是AET架构的本质还是一个片上网络，其实现容错的手段还是依赖于节点之间的通信，这是一个隐患。因为当AET网络中的节点数量非常大时，网络中节点的通信变得频繁，可能会有很多不被需要的数据包，大大影响了网络的拥塞情况；除此之外，如果通信协议过于繁琐，还会导致系统在通信上开销的比重增加。

发明内容

本发明的目的在于提供了一种适用于大规模并行计算的节点间容错通信系统及通信方法，通过设置交叉开关组和交叉开关控制器，减少了数据的冗余，改善了网络堵塞情况。

为实现上述目的，本发明提供如下技术方案：一种适用于大规模并行计算的节点间容错通信系统，包括若干相互连接的AET簇、若干交叉开关组和交叉开关控制器，所述AET簇内包括若干个节点，所述节点包括通信模块和计算模块，分别用于进行数据通讯交互和数据计算处理；所述交叉开关组包括若干组输入信号端和输出信号端，分别用于连接不同节点的信号输出端和信号输出端以建立不同节点之间的信号连接，所有节点和所有交叉开关组均与交叉开关控制器相连接，所述交叉开关控制器用于接收每个节点的状态参数信息并根据节点的当前状态进行分析计算后向交叉开关组发送指令信息以改变节点之间的连接关系。

优选的，所述节点包括四个通讯端口，其中三个所述通讯端口分别与邻近的三个节点相连接，另一个为备份端口。

优选的，所述AET簇包括四个节点，所述交叉开关组包括与所述AET簇相匹配的四组输入信号端和输出信号端，其中每一组输入信号端和输出信号端分别包括四个接入端，用于连接两个不同节点的四个通讯端口。