[发明专利]一种期权定价计算硬件加速器、加速卡及计算机设备

说明书

本发明公开了一种期权定价计算硬件加速器、加速卡及计算机设备，本发明期权定价计算硬件加速器包括高斯随机数生成器、乘法器m2、加法器a2、EXP模块、多路复用器MUXA、多路复用其MUXB、乘法器m5、减法器s0、比较器、延时模块delay、累加器、移位器以及乘法阵列，通过上述部件组合，能够在M个时钟周期内模拟一条蒙特卡罗迭代路径，从而完成一次期权执行价格SM的预测。为了降低硬件资源消耗和电路复杂性，将64位浮点操作被转换为定点操作；加速卡为包括前述硬件加速器的板卡，计算机设备带有前述期权定价计算硬件加速器。本发明能够实现蒙特卡罗期权定价计算硬件加速实现过程没有停顿，整个计算过程的全流水化，相对于同等工艺下的CPU和GPU实现而言具有更好的性能和能效比。

技术领域

本发明涉及蒙特卡罗期权定价的硬件加速技术，具体涉及一种期权定价计算硬件加速器、加速卡及计算机设备。

背景技术

蒙特卡罗期权定价是一种现有的软件算法，如图1所示，蒙特卡罗期权定价的计算过程主要包括两个循坏：内循环(第8～11行)模拟了期权价格的一次随机预测路径；外部循环(第6～15行)计算收益并从所有路径中累加收益，然后将收益的总和平均并贴现(第16～17行)得到预测的期权价格。针对上述蒙特卡罗期权定价的软件算法模型，采用FPGA来实现硬件加速器有望提高蒙特卡罗期权定价的计算效率。但是，目前采用FPGA来实现硬件加速器有望提高蒙特卡罗期权定价为直接将软件算法通过转换生成硬件加速器，这种方式生成的硬件加速器仍然存在大量优化空间，存在能效比和性能不足的问题。

发明内容

本发明要解决的技术问题：针对现有技术的上述问题，提供一种期权定价计算硬件加速器、加速卡及计算机设备，本发明能够实现蒙特卡罗期权定价计算硬件加速实现过程没有停顿，整个计算过程的全流水化，相对于同等工艺下的CPU和GPU实现而言具有更好的能效比和性能。

为了解决上述技术问题，本发明采用的技术方案为：

一种期权定价计算硬件加速器，包括用于M个时间片完成一次期权执行价格SM的蒙特卡罗模拟的第一电路单元，所述第一电路单元包括：

高斯随机数生成器，用于生成高斯随机数z；

乘法器m2，用于将输入的参数sigsqrdt和高斯随机数z相乘，参数sigsqrdt的计算函数表达式为sigsqrdt＝sigma*sqrt(T/M)，其中sigma是预设的期权价格波动率，T是预设的期权有效期，M是预设的每一次蒙特卡罗迭代所模拟的时间片数量；

加法器a2，用于将输入的参数drift和乘法器m2的输出求和，其中参数drift的计算函数表达式为drift＝(r-0.5*sigma*sigma)*(T/M)，其中r是预设的无风险利率；

EXP模块，用于将加法器a2的输出进行指数运算；

多路复用器MUXA，用于将期权初始价格S0、1和乘法器m5输出的累乘结果acc_sm进行选择，多路复用器MUXA在复位之后第(dg+dm2+da2+de)个时钟周期选择期权初始价格S0，以等待输入的第一个高斯随机数z0进入乘法器m5，紧接着下一个周期多路复用器MUXA选择期权初始价格S0，然后在接下来的3个周期中选择常数1，在下一个M-4周期中选择乘法器m5输出的累乘结果acc_sm，这三个选择操作重复I次来模拟所有的蒙特卡罗模拟路径，其中I是预设的蒙特卡罗迭代次数；其中dg表示高斯随机数生成器的延迟时钟周期数，dm2表示乘法器m2的延迟时钟周期数，da2表示加法器a2的延迟时钟周期数，de表示EXP模块的延迟时钟周期数；

乘法器m5，用于将EXP模块的输出、多路复用器MUXA的输出相乘，得到累乘结果acc_sm并输出到乘法阵列；

乘法阵列，用于将完成一次随机路径的M个时间片模拟后产生的、分布在m5乘法器的四级流水线中的4个累乘中间结果相乘，并在3+2dma拍之后输出最终的蒙特卡罗迭代预测的期权价格SM。