[发明专利]三维(3D)垂直存储器中的金属绝缘体半导体(MIS)接触

说明书

本申请案涉及三维3D垂直存储器中的金属绝缘体半导体MIS接触。提供用于垂直堆叠存储器单元阵列的系统、方法及设备，所述垂直堆叠存储器单元阵列具有水平定向存取器装置，其具有通过沟道区域分开的第一源极/漏极区域及第二源极漏极区域，以及与所述沟道区域相对的栅极；垂直定向存取线，其耦合到所述栅极并通过栅极电介质与沟道区域分开。所述存储器单元具有耦合到所述第二源极/漏极区域的水平定向存储节点及耦合到所述第一源极/漏极区域的水平定向数字线。在一个实例中，绝缘体材料形成在所述第一源极/漏极区域的表面上，且导体材料形成在所述绝缘体材料上，以在所述水平定向数字线与所述水平定向存取装置的所述第一源极/漏极区域之间形成金属绝缘体半导体MIS界面。

技术领域

本公开大体上涉及存储器装置，且更特定来说，涉及三维(3d)垂直存储器中的金属绝缘体半导体(MIS)接触。

背景技术

存储器通常在电子系统中实施，例如计算机、手机、手持装置等。存在许多不同类型的存储器，包含易失性及重置性存储器。易失性存储器可需要电源来维护其数据，且可包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)及同步动态随机存取存储器(SDRAM)。非易失性存储器可通过在不通电时保留所存储数据来提供持久性数据，且可包含NAND快闪存储器、NOR快闪存储器、氮化物只读存储器(NROM)、相变存储器(例如，相变随机存取存储器)、电阻性存储器(例如，电阻式随机存取存储器)、交叉点存储器、铁电随机存取存储器(FeRAM)等。

随着设计规则的缩小，可用于制造存储器(包含DRAM阵列)的半导体空间将减少。用于DRAM的相应存储器单元可包含具有由沟道区域分离的第一及第二源极/漏极区域的存取装置，例如晶体管。栅极可与沟道区域相对，且可通过栅极电介质与沟道区域分开。例如字线的存取线电连接到DRAM单元的栅极。DRAM单元可包含存储节点，例如电容器单元，所述存储节点通过存取装置耦合到数字线。可通过耦合到存取晶体管的存取线来激活存取装置(例如，以选择单元)。电容器可存储与相应单元的数据值相对应的电荷(例如，逻辑“1”或“0”)。

发明内容

本公开的一方面提供一种用于形成具有水平定向存取装置及垂直定向存取线的垂直堆叠存储器单元阵列的方法，其中所述方法包括：垂直地以重复迭代方式沉积多层第一介电材料、半导体材料及第二介电材料以形成垂直堆叠，其中半导体材料包含经低掺杂半导体材料，在其内形成通过沟道区域水平地分开的第一源极/漏极区域及第二源极/漏极区域；使用第一蚀刻工艺形成垂直开口以暴露垂直堆叠中的垂直侧壁；选择性地蚀刻第二介电材料以形成第一水平开口；将绝缘体材料沉积在第一水平开口中的第一源极/漏极区域上面的表面上；将第一导体材料沉积在第一水平开口中的绝缘体材料的表面上，以与第一源极/漏极区域形成水平定向数字线接触，其中第一导体、绝缘体材料及第一源极/漏极区域构成金属绝缘体半导体(MIS)界面；将第二导体材料沉积在第一导体材料上以在第一水平开口中形成数字线。

本公开的另一方面提供一种用于形成具有水平定向存取装置及垂直定向存取线的垂直堆叠存储器单元阵列的方法，其中所述方法包括：穿过第一介电材料、具有沟道区域的半导体材料及第二介电材料的垂直堆叠形成具有第一水平方向及第二水平方向的复数个第一垂直开口，垂直开口主要地沿第二水平方向延伸以在垂直堆叠中形成具有侧壁的细长垂直支柱；将第一导体材料共形地沉积在多个第一垂直开口中的交替的前几个中的栅极介电材料上；将多个第一垂直开口中的交替前几个开口中的第一导体材料的部分移除以沿着细长垂直柱列的侧壁形成多个单独垂直存取线；将第一导电材料共形地沉积在多个第一垂直开口中的交替的后几个开口中的绝缘体材料上；将多个第一垂直开口中的交替的后几个开口中的第一导电材料及绝缘体材料的部分移除以与沟道区域形成多个单独、垂直金属绝缘体半导体(MIS)界面；形成第二垂直开口，所述第二垂直开口主要地沿第一水平方向延伸穿过垂直堆叠，以暴露垂直堆叠中的垂直侧壁；选择性地蚀刻第二介电材料以形成第一水平开口；将掺杂剂气相掺杂在经低掺杂半导体材料的顶部表面中以形成第一源极/漏极区域；及将第二导体材料沉积在第一源极/漏极区域上面以在第一水平开口中形成数字线。