[发明专利]谐振时钟系统及芯片

说明书

本申请提供一种谐振时钟系统及芯片，包括：相连的脉冲生成模块和时钟树传输模块；所述脉冲生成模块包括谐振电路，所述脉冲生成模块用于根据获取到的初始时钟信号，基于所述谐振电路生成脉冲信号，所述脉冲信号的宽度与所述谐振电路的谐振频率相关；所述时钟树传输模块包括多个级联的信号传输单元，所述信号传输单元包括相连的反相器和第一电感；所述时钟树传输模块用于传输所述脉冲信号；其中，所述时钟树传输模块的谐振频率与所述谐振电路的谐振频率相同。本申请的谐振时钟系统，通过脉冲生成模块中的谐振电路基于初始时钟信号生成宽度与谐振电路的谐振频率相关的脉冲信号，并通过时钟树传输模块将脉冲信号进行传输。

技术领域

本申请涉及电路技术，尤其涉及一种谐振时钟系统及芯片。

背景技术

谐振时钟电路可以有效降低全局时钟的能耗，在现有设计中已经得到广泛证明。

传统谐振时钟电路中，谐振频率和时钟频率相关，只能在特定的谐振频率点上实现功耗和性能的优化。然而，芯片在工作时，其工作频率可能会随着工作状态在预设的频率范围内进行动态调频，并不一定能持续工作在特定的谐振频率上。其中，芯片中的工作频率之所以会发生变化，可能是使用者主动控制的频率变化，也可能是时钟频率偏移导致的频率变化。

如果时钟频率发生大量偏移，则谐振电路的谐振频率和时钟频率会发生抵触，进而降低了系统性能。

发明内容

本申请提供一种谐振时钟系统及芯片，可以降低时钟信号产生和传输过程中的功耗。

本申请提供一种谐振时钟系统，包括：相连的脉冲生成模块和时钟树传输模块；

所述脉冲生成模块包括谐振电路，所述脉冲生成模块用于根据获取到的初始时钟信号，基于所述谐振电路生成脉冲信号，所述脉冲信号的宽度与所述谐振电路的谐振频率相关；

所述时钟树传输模块包括多个级联的信号传输单元，所述信号传输单元包括相连的反相器和第一电感；所述时钟树传输模块用于传输所述脉冲信号；

其中，所述时钟树传输模块的谐振频率与所述谐振电路的谐振频率相同。

可选的，所述系统还包括电源端；

所述脉冲生成模块具体用于：

在所述脉冲生成模块的总输入端接收到的所述初始时钟信号出现上升沿后，控制所述谐振电路振荡放电，以使所述脉冲生成模块的总输出端的电压振荡变化；

在所述总输出端的电压由低变高并达到预设电压值后，切断所述谐振电路的振荡放电，由电源端为所述谐振电路中的电容充电，以提高所述总输出端的电压。

可选的，所述脉冲生成模块还包括：开关控制电路、逻辑控制电路以及第一总控制端；

其中，所述逻辑控制电路，用于在所述总输入端接收到的所述初始时钟信号出现上升沿后，控制所述第一总控制端的信号延迟第一预设时间后变为高电平，以控制所述谐振电路振荡放电；以及

在所述总输出端的电压由低变高并达到预设电压值后，控制所述第一总控制端的信号变为低电平，切断所述谐振电路的振荡放电，由所述电源端为谐振电路中的电容充电；

所述开关控制电路，用于根据所述第一总控制端的信号变化控制所述谐振电路振荡放电，或者，控制所述电源端为谐振电路中的电容充电。

可选的，所述逻辑控制电路包括：与门、与非门、多个延迟单元以及偶数个反相器；

其中，所述总输入端通过多个延迟单元连接到所述与非门的第一输入端；所述总输出端通过偶数个反相器连接到所述与非门的第二输入端；所述与非门的输出端与所述与门的第一输入端连接，所述总输入端与所述与门的第二输入端连接；所述与门的输出端与所述第一总控制端连接。