[发明专利]一种提升ATE设备芯片测试速度的方法、装置

权利要求书

1.一种提升ATE设备芯片测试速度的方法，其特征在于，适用于包括主控板、背板和业务板的系统中，所述主控板上配置有测试程序，所述业务板上配置有FPGA，被测芯片设置在DUT板上，所述DUT板连接所述业务板；

所述方法包括计算加速逻辑区重构：

获取待加速数据；

所述测试程序根据所述待加速数据的类型在预设的重构区逻辑库中选取相应的加速逻辑，根据所述加速逻辑选取空闲可重构区信息，所述空闲可重构区信息和所述加速逻辑构成重构指令；

通过所述背板将所述重构指令由所述主控板传递至所述业务板；

所述FPGA获取并解析所述重构指令，预设的重构控制器根据所述空闲可重构区信息查找相应的空闲可重构区，将所述加速逻辑配置到所述空闲可重构区，得到加速逻辑区；其中，所述空闲可重构区为处于空闲状态下的可重构区，所述可重构区上配置有原业务功能逻辑；

通过所述加速逻辑区执行所述加速逻辑处理所述待加速数据，获取加速计算结果并发送至所述测试程序。

2.根据权利要求1所述的方法，其特征在于，所述方法还包括原业务功能逻辑恢复：

所述测试程序获取所述加速计算结果后，所述加速逻辑区处于空闲状态；

所述重构控制器监测到所述加速逻辑区处于空闲状态时，恢复所述可重构区的原业务功能逻辑，并保留功能逻辑。

3.根据权利要求2所述的方法，其特征在于，所述重构控制器设置有监视单元和重构控制单元；

所述监视单元实时监测所述可重构区的状态，所述状态包括原业务功能逻辑工作状态、加速逻辑工作状态以及空闲状态；

当监测到所述可重构区处于空闲状态下时，所述可重构区被记录为空闲可重构区，所述监视单元生成空闲可重构区信息，并将所述空闲可重构区信息传递至所述测试程序；

在进行所述原业务功能逻辑恢复时，所述重构控制单元恢复所述可重构区的原业务功能逻辑，并保留功能逻辑；

在进行所述计算加速逻辑区重构时，所述重构控制单元根据重构指令查找空闲可重构区，并将加速逻辑配置到所述空闲可重构区，得到加速逻辑区。

4.根据权利要求2所述的方法，其特征在于，“所述测试程序根据所述待加速数据的类型在预设的重构区逻辑库中选取相应的加速逻辑，选取空闲可重构区信息”具体包括：

所述测试程序根据所述待加速数据的类型在预设的重构区逻辑库中选取相应的加速逻辑，预估所述加速逻辑所需的逻辑资源和占用时间；

根据所述逻辑资源和所述占用时间查找合适的空闲可重构区信息；

判断所述空闲可重构区信息与所述加速逻辑是否匹配，

若否，则重新查找合适的空闲可重构区信息；

若是，则记录所述空闲可重构区信息。

5.根据权利要求2所述的方法，其特征在于，所述主控板通过所述背板连接多个所述业务板；

所述测试程序通过分析、提取、收集芯片测试过程中需要进行计算加速的数据，得到所述待加速数据；

所述待加速数据包括激励数据、所述被测芯片产生的测试数据以及反馈数据。

6.根据权利要求2所述的方法，其特征在于，所述重构区逻辑库中包括测试激励数据生成加速逻辑、测试反馈数据统计加速逻辑、测试反馈数据分析加速逻辑、加速计算结果判断加速逻辑、加速计算结果统计加速逻辑、测试失效分析加速逻辑；

所述空闲可重构区信息包括可重构区的地址、可重构区的逻辑资源以及空闲时间。

7.根据权利要求3所述的方法，其特征在于，所述测试程序还包括：

获取并记录各个所述业务板上的空闲可重构区信息，并根据所述监视单元的反馈实时更新所述空闲可重构区信息；

存储所有的所述加速逻辑和所述原业务功能逻辑。