[发明专利]存储器系统的掉电测试控制电路、测试系统及方法

说明书

本申请提供了一种存储器系统的掉电测试控制电路。该存储器系统的掉电测试控制电路包括：控制模块，复位模块和放电模块，其中，控制模块与电源端连接，并被配置为基于接收的上电指令使电源端与存储器系统接通，或者基于接收的放电指令使放电模块与存储器系统接通；复位模块被配置为根据来自存储器系统的控制信号生成上电指令或者放电指令；以及放电模块被配置为当放电模块与存储器系统接通时，使存储器系统放电。该存储器系统的掉电测试控制电路能够精准地控制存储器系统的放电时间节点，并且能够使存储器系统自动上电，以实现存储器系统在掉电测试中自动循环工作。

技术领域

本申请涉及存储器技术领域，更具体地，涉及存储器系统的掉电测试控制电路、测试系统及方法。

背景技术

在存储器例如SSD(固态硬盘，Solid State Drive)产品开发试制阶段，研发人员需要测试在主电源快速掉电的情况下，存储器产品写入数据的完整性。存储器产品通常通过增设储能电容使存储器产品具备掉电保护功能，在测试过程中，需要将储能电容中的电荷释放掉，并重新为存储器产品提供主电源，以实现多次重复的掉电测试。

基于此测试需求，需要设计相应的放电控制电路。现有的放电控制电路通常通过提供低阻抗通路，以实现主电源储能电容电荷的迅速释放，达到快速放电的目的。然而，一部分放电控制电路需要手动触发(例如按键方式)来启动放电操作，这种方式无法实现自动化测试过程并且放电时间节点无法精准控制。还有一部分放电控制电路通过上位机软件触发(例如CLI控制的GPIO方式)来启动放电操作，这种方式需要上位机软件主动查询或者需要等待存储器的相应状态反馈后再启动放电操作，存在一定的延时性。此外，这些放电控制电路大多需要通过手动触发或软件方式再次启动存储器上电操作，这种方式在测试过程中应用不够灵活，不能够实现自动化循环测试过程。

发明内容

本申请一个方面提供了一种存储器系统的掉电测试控制电路。该控制电路包括控制模块，复位模块和放电模块，其中，控制模块与电源端连接，并被配置为基于接收的上电指令使电源端与存储器系统接通，和/或基于接收的放电指令使放电模块与存储器系统接通；复位模块被配置为根据来自存储器系统的控制信号生成上电指令和/或放电指令；以及放电模块被配置为在放电模块与存储器系统接通的情况下，使存储器系统放电。

在一些实施方式中，控制模块还被配置为在电源端与存储器系统接通的情况下，控制放电模块与存储器系统断开；以及在放电模块与存储器系统接通的情况下，控制电源端与存储器系统断开。

在一些实施方式中，控制模块还被配置为根据上位机发送的放电指令使放电模块与存储器系统接通，以使存储器系统放电。

在一些实施方式中，控制模块包括：第一晶体管、第二晶体管、第三晶体管、第一电阻、第二电阻、第三电阻以及第四电阻，其中，第一晶体管的第一端与电源端和第一电阻的一端连接，第一晶体管的第二端与存储器系统和放电模块连接，并且第一晶体管的栅极端与第一电阻的另一端共同连接至第一节点；以及第二晶体管的第一端通过第二电阻连接至第一节点，第二晶体管的栅极端连接至第二节点，并且第二节点通过第三电阻与电源端连接以及通过第四电阻与第二晶体管的第二端连接，第二晶体管的第二端接地；以及第三晶体管的栅极端连接至复位模块，第三晶体管第一端连接至第二节点，并且第三晶体管的第二端接地。在一些实施方式中，第一晶体管为PMOS晶体管，并且第一晶体管的第一端为源极端，并且第一晶体管的第二端为漏极端。

在一些实施方式中，第二晶体管为NMOS晶体管，并且第二晶体管的第一端为漏极端，并且第二晶体管的第二端为源极端。

在一些实施方式中，第三晶体管为NMOS晶体管，第三晶体管的第一端为漏极端，并且第三晶体管的第二端为源极端。

在一些实施方式中，第二晶体管的栅极端根据上位机发出的放电指令控制第二晶体管关断，以使放电模块与存储器系统接通，从而使放电模块与存储器系统接通。