[发明专利]一种三维存储器及其制造方法

说明书

本申请提供了一种三维存储器及其制造方法。所述方法包括：形成掩膜层，所述掩膜层包括沿第一方向延伸的第一开口；所述第一开口包括沿第一方向交替设置的第一部分和第二部分；通过所述第一开口对堆叠结构进行刻蚀，形成对应于第一部分的第一沟槽和对应于第二部分的第二沟槽，所述第一沟槽贯穿所述堆叠结构，且所述第二沟槽的深度小于所述第一沟槽的深度。本申请的实施例提供的方法形成栅缝隙时，能够避免出现整条栅缝隙贯穿整个堆叠结构而导致的存储块倾斜甚至坍塌的情况。

技术领域

本申请涉及半导体制造技术领域，尤其涉及一种三维存储器及其制造方法。

背景技术

随着集成电路的发展，半导体存储器需要具有更高的集成密度。传统的二维及平面半导体存储器，受限制于半导体材料的性质，其存储密度已经达到临界点，并且产品的质量还十分依赖于掩膜工艺，因此，想要提高集成密度十分困难。

三维存储器由于其功耗低和集成密度高等优点，已经在电子产品中得到了越来越广泛的应用。为了提高三维存储器的存储容量，其堆叠结构的层数也越来越多，大大地增加了在堆叠结构中形成栅缝隙的难度。

发明内容

有鉴于此，本申请为解决现有技术中存在的至少一个技术问题而提供一种三维存储器及其制造方法。

为达到上述目的，本申请的技术方案是这样实现的：

本申请的第一方面提供了一种三维存储器的制造方法，所述方法包括：

形成掩膜层，所述掩膜层包括沿第一方向延伸的第一开口；

所述第一开口包括沿第一方向交替设置的第一部分和第二部分；

通过所述第一开口对堆叠结构进行刻蚀，形成对应于第一部分的第一沟槽和对应于第二部分的第二沟槽，所述第一沟槽贯穿所述堆叠结构，且所述第二沟槽的深度小于所述第一沟槽的深度。

根据本申请的一种实施方式，所述第一部分与所述第二部分连通。

根据本申请的一种实施方式，在垂直于所述第一方向的第二方向上，所述第一部分的宽度大于所述第二部分的宽度。

根据本申请的一种实施方式，所述第一沟槽和所述第二沟槽连通，以构成栅缝隙。

根据本申请的一种实施方式，所述第一沟槽和所述第二沟槽的深度比例范围为10～50。

根据本申请的一种实施方式，在垂直于所述第一方向的第二方向上，所述第一沟槽的宽度和所述第二沟槽的宽度的比例范围为2～10。

根据本申请的一种实施方式，所述第一沟槽在第一方向上的长度大于所述第二沟槽在第一方向上的长度。

根据本申请的一种实施方式，所述方法还包括：

在所述第一沟槽中沉积隔离材料，以在所述第一沟槽的侧壁上形成隔离层；

在所述第一沟槽中填充导电材料，以形成公共源极。

根据本申请的一种实施方式，所述方法还包括：

在所述第一沟槽和第二沟槽中填充隔离材料，以形成隔离结构。

根据本申请的一种实施方式，所述通过所述第一开口对堆叠结构进行刻蚀，包括：

通过所述第一开口对所述堆叠结构进行等离子体干法刻蚀。

根据本申请的一种实施方式，所述方法还包括：

通过所述第一沟槽去除所述堆叠结构中的牺牲层以形成间隙，通过所述第一沟槽将导电材料填充到所述间隙中，以形成栅极层。

根据本申请的一种实施方式，所述掩膜层还包括：