[发明专利]一种数据累加方法、处理器、电子设备及可读介质

权利要求书

1.一种数据累加方法，其特征在于，所述方法应用于处理器，所述处理器包括累加单元、存储器、计算单元和控制单元；并且

所述方法包括：

所述累加单元将从所述控制单元接收到的来自所述存储器的第N-1轮累加数据与来自所述计算单元的第N轮累加所需的第一计算数据进行累加得到第N轮累加数据，并将所述第N轮累加数据存入所述存储器中；

所述控制单元在所述计算单元将第N+1轮累加所需的第二计算数据输出至所述累加单元之前或同时，从所述存储器获取所述第N轮累加数据并发送至所述累加单元；

所述计算单元将所述第N+1轮累加所需的第二计算数据发送至所述累加单元；

所述累加单元将从所述控制单元接收到的来自所述存储器的所述第N轮累加数据与来自所述计算单元的所述第N+1轮累加所需的第二计算数据进行累加，并将得到的第N+1轮累加数据存入所述存储器中；

其中，N是正整数。

2. 根据权利要求1所述的数据累加方法，其特征在于，所述计算单元包括加法器和乘法器。

3.根据权利要求1所述的数据累加方法，其特征在于，所述累加单元包括缓冲器；并且

所述控制单元在所述存储器获取到所述第N轮累加数据之后，从所述存储器获取所述第N轮累加数据并发送至所述累加单元，包括

所述控制单元在所述存储器获取到所述第N轮累加数据之后，从所述存储器获取所述第N轮累加数据，并将所述第N轮累加数据发送至所述累加单元的缓冲器中。

4.根据权利要求3所述的数据累加方法，其特征在于，所述累加单元还包括加法器；并且

所述累加单元将接收到的所述第N轮累加数据与第N+1轮累加所需的第二计算数据进行累加，并将得到的第N+1轮累加数据存入所述存储器中，包括：

所述加法器从所述缓冲器中获取所述第N轮累加数据，并将所述第N轮累加数据与第N+1轮累加所需的第二计算数据进行累加，并将得到的第N+1轮累加数据存入所述存储器中。

5.根据权利要求1所述的数据累加方法，其特征在于，所述存储器为随机存取存储器。

6.一种处理器，其特征在于，用于执行权利要求1-5任一项所述数据累加方法，所述处理器包括累加单元、存储器和控制单元；

所述累加单元用于将第N-1轮累加得到的累加数据与第N轮累加所需的第一计算数据进行累加，将得到的第N轮累加数据存入所述存储器中；

所述控制单元用于在所述存储器获取到所述第N轮累加数据之后，从所述存储器获取所述第N轮累加数据并发送至所述累加单元；

所述累加单元还用于将接收到的所述第N轮累加数据与第N+1轮累加所需的第二计算数据进行累加，并将得到的第N+1轮累加数据存入所述存储器中；

其中，N是正整数。

7.根据权利要求6所述的处理器，其特征在于，所述处理器还包括计算单元；

所述计算单元用于在所述控制单元从所述存储器获取所述第N轮累加数据并发送至所述累加单元步骤的之后或同时，将所述第N+1轮累加所需的第二计算数据发送至所述累加单元。

8.根据权利要求7所述的处理器，其特征在于，所述计算单元包括加法器和乘法器。

9.根据权利要求6所述的处理器，其特征在于，所述累加单元包括缓冲器；并且

所述控制单元用于在所述存储器获取到所述第N轮累加数据之后，从所述存储器获取所述第N轮累加数据，并将所述第N轮累加数据发送至所述累加单元的缓冲器中。

10.根据权利要求9所述的处理器，其特征在于，所述累加单元还包括加法器；并且

所述加法器用于从所述缓冲器中获取所述第N轮累加数据，并将所述第N轮累加数据与第N+1轮累加所需的第二计算数据进行累加，并将得到的第N+1轮累加数据存入所述存储器中。

11.根据权利要求6所述的处理器，其特征在于，所述存储器为随机存取存储器。