[发明专利]半导体晶片及其制造方法

说明书

一种半导体晶片及其制造方法，半导体晶片包含装置部分和接口部分。此装置部分包含在第一方向上延伸的主动记忆体装置的阵列。接口部分在第一方向上与装置部分的轴向端部相邻。接口部分在垂直方向上具有阶梯形轮廓，并且包含虚设记忆体装置的阵列和栅极孔的阵列。虚设记忆体装置在第一方向上与主动记忆体装置轴向地对齐，每个虚设记忆体装置包含至少一个接口孔。此外，栅极孔的阵列的每一行都在第一方向上延伸，并且在垂直于第一方向的第二方向上与虚设记忆体装置的阵列的行平行。每个栅极孔电耦合到位于其附近的虚设记忆体装置的至少一个接口孔。

技术领域

本公开涉及半导体晶片及其制造方法。

背景技术

本公开总体上涉及半导体装置，并且特别地涉及制造三维(3-dimesional,3D)记忆体装置的方法。

由于各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断地提高，半导体工业经历了快速的增长。大部分情况下，集成密度的提高来自最小特征尺寸的不断地减小，这使得更多的元件可以整合到给定的区域中。

发明内容

依据本公开的部分实施例，提供一种半导体晶片，包含：装置部分和至少一个接口部分。装置部分包含多个主动记忆体装置的阵列，这些主动记忆体装置的阵列的每一行在第一方向上延伸。至少一个接口部分在第一方向上邻近于靠近装置部分的轴向端部，至少一个接口部分在垂直方向上具有阶梯形轮廓。至少一个接口部分包含：多个虚设记忆体装置的阵列和多个栅极孔的阵列。这些虚设记忆体装置的阵列的每一行在第一方向上与这些主动记忆体装置的阵列的对应行轴向地对齐，每个虚设记忆体装置包含至少一个接口孔。这些栅极孔的阵列的每一行在第一方向上延伸，并在垂直于第一方向的第二方向上与这些虚设记忆体装置的阵列的一行平行，每个栅极孔电耦合到位于每个栅极孔附近的虚设记忆体装置的至少一个接口孔。

依据本公开的部分实施例，提供一种半导体晶片，包含：装置部分和至少一个接口部分。装置部分包含多个主动记忆体装置的一阵列。这些主动记忆体装置的阵列的每一行沿第一方向延伸，其中，每个主动记忆体装置包含：源极、漏极、通道层、记忆体层和堆叠。漏极在第一方向上与源极间隔开。通道层设置在源极和漏极的多个径向外表面上，通道层在第一方向上延伸。记忆体层设置在通道层的径向外表面上并在第一方向上延伸。堆叠设置在记忆体层的多个外表面上并沿第一方向延伸，堆叠包含多个绝缘层和多个栅极层，这些绝缘层和这些栅极层交替地堆叠在彼此的顶部上。至少一个接口部分在第一方向上位于靠近装置部分的轴向端部，至少一个接口部分在垂直方向上具有阶梯形轮廓，至少一个接口部分包含多个虚设记忆体装置的阵列。这些虚设记忆体装置的阵列的每一行在第一方向上与这些主动记忆体装置的阵列的一相应行轴向地对齐，其中，记忆体层沿着这些主动记忆体装置的各自的行到这些虚设记忆体装置的阵列的一对应的行从装置部分延伸到至少一个接口部分，记忆体层从装置部分到至少一个接口部分是连续的。

依据本公开的部分实施例，提供一种制造半导体晶片的方法，包含：提供包含多个绝缘层和多个牺牲层的堆叠，这些绝缘层和这些牺牲层交替地堆叠在彼此的顶部上；形成沿第一方向在堆叠的多个轴向端部上的多个接口部分，使得堆叠形成位在这些接口部分之间的装置部分，这些接口部分在垂直方向上具有阶梯形轮廓；沉积层间介电质于接口部分上；形成在第一方向上延伸穿过堆叠的多个沟槽，这些沟槽延伸穿过装置部分和这些接口部分；以及形成多个主动记忆体装置的阵列于装置部分中，并形成多个虚设记忆体装置的阵列于这些接口部分中，其中，这些主动记忆体装置的阵列中的每一行和这些虚设记忆体装置的阵列的一对应行包含记忆体层，记忆体层沿着这些主动记忆体装置的各自的行到这些虚设记忆体装置的阵列的相应的行从装置部分延伸到至少一个接口部分，记忆体层从装置部分到至少一个接口部分是连续的。

附图说明

当结合附图阅读时，根据以下详细描述可以最好地理解本公开的各方面。应理解，根据行业中的标准实践，各种特征未按比例绘制。实际上，为了清楚起见，可以任意地增加或减小各种特征的尺寸。