[发明专利]一种DNA测序用条形码识别算法的硬件加速装置

权利要求书

1.一种DNA测序用条形码识别算法的硬件加速装置，其特征在于，包括控制逻辑单元、解映射单元、循环移位单元、内解码器以及外解码器，控制逻辑单元分别连接解映射单元、循环移位单元、内解码器和外解码器，解映射单元和循环移位单元连接，内解码器和外解码器连接，

控制逻辑单元用于各单元电路之间的协调；

解映射单元用于将带有插入/删节/替代的条形码序列r解映射为损坏的伪随机序列s和循环码码字d；

循环移位单元用于对损坏的伪随机序列s、循环码码字d以及输入的预定伪随机序列p分别执行移位操作，得到移位序列、及；

内解码器用于根据移位序列和移位序列间的对应关系，基于动态规划算法利用线性脉动式阵列结构对移位序列进行编辑距离的并行计算并执行插入/删节/替代错误识别得到纠正后的码字；

外解码器用于对纠正后的码字移位并对移位后得到的循环码码字执行剩余错误译码，并选择满足译码判决即伴随式为0的译码码字c作为最终输出的译码结果ĉ，否则返回循环移位单元继续执行移位操作；

所述内解码器包括第一控制电路、编辑距离计算模块、第一RAM存储器、回溯错误位置模块、第四移位寄存器以及纠正插入/删节/替代模块，

所述第一控制电路在内解码工作使能为高电平时控制内解码器内部各个模块的并行工作；

所述编辑距离计算模块，用于实现移位序列与移位序列之间最小编辑距离D[n][n]的计算，建立完整的二维动态矩阵D；

所述第一RAM存储器，用于存储编辑距离计算模块计算过程的中间结果；

所述回溯错误位置模块，用于根据二维动态矩阵D回溯最优路径的同时，标记损坏的伪随机序列发生插入/删节/替代的位置；

所述第四移位寄存器，用于存储回溯错误位置模块输出的位置信息；

所述纠正插入/删节/替代模块，用于接收回溯错误位置模块输出的位置信息，根据回溯错误位置模块标记出的错误位置信息对移位序列进行修正；

所述编辑距离计算模块根据迭代公式

构建用于计算二维动态矩阵D中单个单元格值的核心模块，并将其映射为处理单元，其中，表示插入权重，表示删节权重，表示替代权重；

利用动态规划算法中的波前特性，将多个处理单元组成线性的脉动阵列结构，实现编辑距离的并行计算；

所述线性的脉动阵列结构包括n+1个顺序级联的处理单元，分别为处理单元PE₀至处理单元PE_n，还包括分别一一对应的与处理单元PE₀至处理单元PE_n连接的第二RAM存储器至第n+2 RAM存储器；

所述利用动态规划算法中的波前特性，将上述多个处理单元组成线性的脉动阵列结构，实现编辑距离的并行计算，包括：

对于移位序列，第j个处理单元PE_j，从左侧的处理单元PE_j-1接收移位序列中第j个序列比特[j]，并在下一个时钟将其输出到右侧的处理单元PE_j+1；

对于移位序列，第j个处理单元PE_j对应移位序列中第j个序列比特是恒定的，只在编辑距离的并行计算过程开始时被读取；

第K个时钟周期时，第j个处理单元PE_j的输入D[i-1][j]是第j个处理单元PE _j在第K-1个时钟周期时的输出结果，第j个处理单元PE_j的输入D[i][j-1]和D[i-1][j-1]分别是其左侧的处理单元PE_j-1在第K-1和第K-2个时钟周期时的输出结果。

2.根据权利要求1所述的一种DNA测序用条形码识别算法的硬件加速装置，其特征在于，所述控制逻辑单元包括计数比较器、第一计数器、第二计数器以及第三计数器，所述第一计数器的计数值作为所述计数比较器的输入，当加速器工作使能置高电平时，第一计数器始计数，计数比较器在第一计数器的计数值为0-(2n-1)时，将条形码输入使能、内解码器工作使能和外解码器工作使能置为1，其中2n为条形码序列r的长度；

所述第二计数器的计数值的计数范围为0-(n-1)，所述第三计数器的计数值L的计数范围为0-(n-1)，当循环移位使能置高电平时，第二计数器和第三计数器进行计数，同时循环移位单元中损坏的伪随机序列s和循环码码字d向左移动l次，预定伪随机序列向左移位L次。