[发明专利]一种基于变异的FPGA逻辑综合工具模糊测试方法

权利要求书

1.一种基于变异的FPGA逻辑综合工具模糊测试方法，其特征在于，包括以下步骤：

步骤1：构建FPGA逻辑综合工具初始测试用例种子集Q；

采用随机生成器，得到初始测试用例程序种子集；

步骤2：依次从步骤1中构建的初始测试用例集中选取用例，然后进行步骤3；

步骤3：判断测试用例变异的数量是否已达到设定值；

若未达到，则执行步骤4，对步骤2所选取用例进行变异操作；若已达到，则进行步骤5；

步骤4：执行变异操作，变异初始测试用例程序，得到新的测试用例程序变体集合Q′；

步骤5：从集合Q′中选取测试用例q′，作为待测FPGA逻辑综合器的测试输入，并对其进行已使用标记；

步骤6：收集保存FPGA工具测试的输出结果，判断检测待测工具是否正常运行，或运行后的综合结果与输入的测试用例程序是否具有等价性；

具体为：

对于测试用例程序集Q′中的每一个测试用例程序q′，若其中一个测试用例程序令需要测试的FPGA逻辑综合工具不能正常运行，或者工具正常运行后输出的综合网表与输入不具有等价性，则认为该测试用例程序导致FPGA工具出现故障；此时，将导致FPGA综合工具产生故障的测试用例程序进行保存，用于后续分析和约简故障信息；

步骤7：判断是否达到测试终止条件；

如果达到了测试终止条件，则终止测试，进行步骤8；否则，转到步骤1，继续执行测试；

整个FPGA测试的终止条件根据具体测试需求进行设定，包括设定测试迭代次数和测试时间；

步骤8：对引发待测逻辑综合器产生故障的测试用例程序进行约减；

步骤9：将约简的测试用例程序写入bug报告，提交给FPGA逻辑综合工具发者。

2.如权利要求1所述的一种基于变异的FPGA逻辑综合工具模糊测试方法，其特征在于，步骤1中，对于初始测试用例程序，利用Verilog代码随机生成器进行构建。

3.如权利要求1所述的一种基于变异的FPGA逻辑综合工具模糊测试方法，其特征在于，步骤6中，使用等价性价检查工具判断分析FPGA正常运行综合后的综合网表netlist与输入是否有等价性。