[发明专利]一种半导体测试系统的开关切换电路及方法

权利要求书

1.一种半导体测试系统的开关切换电路，用于对源板向测试卡电流的输出控制，其特征在于：包括源表模块、控制模块、开关模块，其中：

所述源表模块用于设置电流档位与输出状态，并将设置的电流档位与输出状态发送给控制模块；

所述控制模块根据电流档位与输出状态产生相应电平的使能信号En，根据电流档位与输出状态产生相应电平的控制信号Con；然后根据使能信号En与控制信号Con产生相应电平的控制信号一Rc1，根据使能信号En与控制信号Con产生相应电平的控制信号二Rc2；

所述控制模块包括FPGA芯片、锁存器、反相器、与门电路一、与门电路二，其中：

所述FPGA芯片的控制信号端口与锁存器的控制信号进口连接，所述FPGA芯片的使能信号端口与锁存器的使能信号进口连接；所述锁存器的控制信号出口、锁存器的使能信号出口分别和与门电路一连接；所述锁存器的控制信号出口通过反相器和与门电路二连接；所述锁存器的使能信号出口和与门电路二连接；

所述与门电路一与Rc1接口一连接，所述与门电路二与Rc2接口二连接；

所述控制模块用于对电流档位和输出状态进行判断，如果设置的电流档位小于1A，输出状态为闭合状态时，则输出5V高电平的使能信号En和5V高电平控制信号Con；将5V高电平的使能信号En和5V高电平控制信号Con进行锁存；锁存维持此输出状态直到下一个档位数据到来才改变；其后，将信号分成两路：其中一路5V高电平的使能信号En和5V高电平控制信号Con通过与门计算组合产生5V高电平控制信号一Rc1；另一路5V高电平控制信号Con通过反相操作转换为0V低电平控制信号Con，0V低电平控制信号Con和5V高电平的使能信号En通过与门计算组合产生0V低电平控制信号二Rc2；

对电流档位和输出状态进行判断，如果设置的电流档位大于等于1A，输出状态为闭合状态时，则输出5V高电平使能信号En和0V低电平控制信号Con；5V高电平使能信号En和0V低电平控制信号Con进行锁存；锁存维持此输出状态直到下一个档位数据到来才改变；其后，将信号分成两路：其中一路5V高电平使能信号En和0V低电平控制信号Con通过与门计算组合产生0V低电平控制信号一Rc1；另一路0V低电平控制信号Con通过反相操作转换为5V高电平控制信号Con，5V高电平控制信号Con和5V高电平使能信号En在与门计算组合产生5V高电平控制信号二Rc2；

所述开关模块用于根据控制信号一Rc1、控制信号二Rc2的电平高低，执行开关操作，使得源板能够无任何电压电流输出、允许1A以下的电流输出或者允许1A以上的电流输出；

所述开关模块包括缓冲器一、缓冲器二、三极管一、三极管二、磁簧开关、MOS管七、MOS管八、电子开关驱动芯片，其中：

所述Rc1接口一与三极管一的基极连接；所述三极管一的集电极与电源正极连接；所述三极管一的发射极接地；

所述磁簧开关设置有四个接口，分别为磁簧开关接口一、磁簧开关接口二、磁簧开关接口三、磁簧开关接口四，所述磁簧开关接口一与三极管一的集电极连接，所述磁簧开关接口二与电源正极连接，所述磁簧开关接口三与MOS管七的源极连接，所述磁簧开关接口四与MOS管八的源极连接；

所述Rc2接口二与三极管二的基极连接；所述三极管二的集电极与电源正极连接，且所述三极管二的集电极与电子开关驱动芯片连接，所述三极管二的发射极接地；

所述电子开关驱动芯片分别与MOS管七的栅极、MOS管八的栅极连接，所述电子开关驱动芯片通过寄生二极管一与MOS管七的源极连接，所述电子开关驱动芯片通过寄生二极管二与MOS管八的源极连接；所述MOS管七的漏极与MOS管八的漏极连接；所述MOS管七的源极接Rin端口，MOS管八的源极接输出端Rout；所述电子开关驱动芯片与电源正极连接。

2.根据权利要求1所述一种半导体测试系统的开关切换电路，其特征在于：包括缓冲器一，所述Rc1接口一通过缓冲器一与三极管一的基极连接。

3.根据权利要求2所述一种半导体测试系统的开关切换电路，其特征在于：包括缓冲器二，所述Rc2接口二通过缓冲器二与三极管二的基极连接。

4.根据权利要求3所述一种半导体测试系统的开关切换电路，其特征在于：包括上位机，所述上位机分别与源表模块、FPGA芯片连接。