[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

外围电路区域，包括第一基板和在所述第一基板上的电路器件；

存储单元区域，包括在所述第一基板上的第二基板、在垂直于所述第二基板的上表面的第一方向上堆叠并彼此间隔开的栅电极、以及在所述第一方向上在所述栅电极中延伸的沟道结构，每个所述沟道结构包括沟道层；以及

贯通布线区域，与所述沟道结构相邻并将所述外围电路区域电连接到所述存储单元区域，

其中所述贯通布线区域包括：

绝缘区域，与所述第二基板和所述栅电极并排；

贯通接触插塞，在所述第一方向上延伸穿过所述绝缘区域；以及

虚设沟道结构，部分地延伸到所述绝缘区域的上部分中，每个所述虚设沟道结构包括所述沟道层，

其中每个所述沟道结构在所述第一方向上具有第一高度，并且每个所述虚设沟道结构具有比所述第一高度小的第二高度，以及

其中所述沟道结构在垂直于所述第一方向的第二方向上以第一节距布置，并且所述虚设沟道结构在与所述沟道结构中的至少一个相邻的区域中在所述第二方向上以不同于所述第一节距的第二节距布置。

2.根据权利要求1所述的半导体器件，其中在所述第一基板提供基准参考水平的情况下，在所述第一方向上，每个所述虚设沟道结构的下端的水平高于每个所述沟道结构的下端的水平。

3.根据权利要求1所述的半导体器件，其中每个所述沟道结构具有第一直径，并且每个所述虚设沟道结构具有比所述第一直径小的第二直径。

4.根据权利要求3所述的半导体器件，其中所述第二直径在所述第一直径的30％至90％的范围内。

5.根据权利要求1所述的半导体器件，其中所述沟道结构和所述虚设沟道结构中的每个包括与所述栅电极物理接触的栅极电介质层、在所述栅极电介质层上的所述沟道层、在所述沟道层上的沟道填充绝缘层以及在所述沟道层上的沟道焊盘。

6.根据权利要求5所述的半导体器件，其中，在所述虚设沟道结构中，所述沟道层在所述第一方向上从所述沟道焊盘朝向所述第一基板向下地延伸，并在所述第一方向上比所述栅极电介质层延伸得短。

7.根据权利要求6所述的半导体器件，

其中每个所述虚设沟道结构具有与所述沟道焊盘相邻的第一区域和包括沿所述第一方向的下端的第二区域，以及

其中所述栅极电介质层、所述沟道层和所述沟道填充绝缘层在所述第一区域中，并且所述栅极电介质层在所述第二区域中。

8.根据权利要求1所述的半导体器件，还包括：

水平导电层，在所述栅电极和所述第二基板之间垂直于所述第一方向延伸，并与每个所述沟道结构的所述沟道层直接物理接触。

9.根据权利要求1所述的半导体器件，

其中所述贯通布线区域具有与所述沟道结构相邻的第一区域以及与所述沟道结构间隔开的第二区域，所述第一区域在所述第二区域和所述沟道结构之间，以及

其中所述虚设沟道结构分别在所述第一区域和所述第二区域中具有不同的节距。

10.根据权利要求1所述的半导体器件，

其中所述绝缘区域包括第一绝缘层以及交替地堆叠在所述第一绝缘层上的第二绝缘层和第三绝缘层，所述第一绝缘层包括在所述第一方向上在与所述第二基板的水平相同的水平上的区域，以及

其中所述虚设沟道结构部分地延伸到所述第二绝缘层和所述第三绝缘层中。