[发明专利]一种快速紧凑异或门电路

说明书

本发明属于集成电路技术领域，具体涉及一种快速紧凑异或门电路。本发明相对于传统技术，主要为使用六个NMOS晶体管和四个PMOS晶体管实现了异或门逻辑电路，其中两个PMOS晶体管形成交叉耦合结构，实现异或门电路，从而减少了晶体管的使用数量，缩短了信号传输链长度，降低了功耗，节省了面积，其中两个PMOS晶体管采用交叉耦合结构，提高了电路速度。

技术领域

本发明属于集成电路技术领域，具体涉及一种快速紧凑异或门电路。

背景技术

随着集成电路工艺技术的快速发展，集成电路产业已经进入了纳米时代，电路的规模持续增大，要求的电路速度越来越快，集成电路的漏功耗也不断增大，芯片的温度上升，不仅使芯片的稳定性下降，还给封装和散热也提出了更高的要求。提高电路传输速度，减小电路功耗已经成为关键技术问题。

异或门电路是数字设计中重要的门电路，广泛应用于二进制码转格雷码电路，奇偶判断电路，计数器电路等功能模块中。提高异或门速度，减小异或门功耗对电路的设计具有重要意义。异或门的功能是在数字逻辑中实现逻辑异或，当异或门的输入电平相异时，则输出高电平，当异或门的输入电平相同时，则输出低电平。传统的异或门电路如图1所示，包括8 个NMOS晶体管和8个PMOS晶体管，所使用的晶体管数量较多，信号传输路径较长，速度较慢，功耗较大。

发明内容

为了解决现有的异或门电路晶体管数量较多，速度较慢，功耗较大的问题，本发明提出了一种快速紧凑型异或门电路。

为实现上述目的，本发明的技术方案为：

一种快速紧凑型异或门电路，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS 管MP3、第四PMOS管MP4、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管 MN3、第四NMOS管MN4、第五NMOS管MN5和第六NMOS管MN6；

第一PMOS管MP1的源极接电源，其栅极接异或门电路的第一输入信号；第二PMOS管MP2的源极接电源，其栅极接异或门电路的第二输入信号；

第一NMOS管MN1的漏极接第一PMOS管MP1的漏极，第一NMOS管MN1的栅极接异或门电路的第一输入信号，第一NMOS管MN1的源极接地；

第三PMOS管MP3的源极接第一PMOS管MP1的漏极，第三PMOS管MP3的栅极接第二PMOS管MP2漏极的反向信号；第四PMOS管MP4的源极接第二PMOS管MP2的漏极，第四PMOS管MP4的栅极接第一PMOS管MP1漏极的反向信号；

第二NMOS管MN2的漏极接第二PMOS管MP2的漏极，第二NMOS管MN2的栅极接异或门电路的第二输入信号，第二NMOS管MN2的源极接地；

第三NMOS管MN3的漏极接第三PMOS管MP3的漏极和第四PMOS管MP4的漏极，第三NMOS管MN3的栅极接第一NMOS管MN1的漏极；第四NMOS管MN4的漏极接第三PMOS管MP3的漏极和第四PMOS管MP4的漏极，第四NMOS管MN4的栅极接异或门电路的第二输入信号；第五NMOS管MN5的漏极接第三NMOS管MN3的源极，第五NMOS 管MN5的栅极接第二NMOS管MN2的漏极，第五NMOS管MN5的源极接地；第六NMOS 管MN6的漏极接第四NMOS管MN4的源极，第六NMOS管MN6的栅极接异或门电路的第一输入信号，第六NMOS管MN6的源极接地；

第三PMOS管MP3漏极、第四PMOS管MP4漏极、第三NMOS管MN3漏极与第四 NMOS管MN4漏极的连接点为异或门电路的输出端。

本发明的有益效果为：使用六个NMOS晶体管和四个PMOS晶体管实现了异或门逻辑电路，减小了信号传输路径、电路功耗和电路面积，交叉耦合式结构增加了电路速度。

附图说明

图1为传统的异或门电路图。