[发明专利]半导体存储器装置

说明书

提供了一种半导体存储器装置。所述半导体存储器装置包括：第一导线，在垂直于基底的顶表面的第一方向上堆叠；第二导线，在第一方向上延伸，并且与第一导线相交；以及存储器单元，分别设置在第一导线与第二导线之间的多个相交点处。存储器单元中的每个存储器单元包括平行于基底的顶表面的半导体图案、围绕半导体图案的沟道区的第一栅电极和第二栅电极以及位于半导体图案与第一栅电极和第二栅电极中的每个之间的电荷存储图案，半导体图案包括具有第一导电类型的源区、具有第二导电类型的漏区以及在源区与漏区之间的沟道区。

本专利申请要求于2020年10月26日在韩国知识产权局提交的第10-2020-0138902号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用被完全包含于此。

技术领域

发明构思的实施例涉及一种半导体存储器装置，并且更具体地，涉及一种能够在易失性存储器模式和非易失性存储器模式下操作的半导体存储器装置。

背景技术

半导体存储器装置可以包括非易失性存储器装置(例如，闪存装置)和易失性存储器装置(例如，动态随机存取存储器(DRAM)装置)。

非易失性存储器装置即使当其电源被中断时也可以保持存储在存储器单元中的数据，但是执行将数据写入存储器单元中或从存储器单元擦除数据的操作的时间会长。在非易失性存储器装置中写入或者擦除数据的次数会被限制。

易失性存储器装置在其电源被中断时会丢失存储在存储器单元中的数据。然而，执行在易失性存储器装置中重写数据的操作的时间可以短，并且与非易失性存储器装置相比，在易失性存储器装置中重写数据的次数可以更多。

因此，已经研究了具有非易失性存储器特性和易失性存储器特性两者的半导体存储器装置。

发明内容

发明构思的实施例可以提供一种能够在易失性存储器模式和非易失性存储器模式下操作并且能够改善集成密度的半导体存储器装置。

根据本发明构思的实施例，一种半导体存储器装置包括：多条第一导线，在垂直于基底的顶表面的第一方向上堆叠，并且在平行于基底的顶表面的第二方向上纵向延伸；多条第二导线，在第一方向上纵向延伸，并且在平行于基底的顶表面且不同于第二方向的第三方向上与多条第一导线间隔开；以及多个存储器单元，均设置在多条第一导线与多条第二导线之间的多个相交点中的对应的相交点处。每个存储器单元包括平行于基底的顶表面延伸的半导体图案、围绕半导体图案的沟道区的第一栅电极和第二栅电极以及在半导体图案与第一栅电极和第二栅电极中的每个之间的电荷存储图案，半导体图案包括具有第一导电类型的源区、具有不同于第一导电类型的第二导电类型的漏区以及在源区与漏区之间的沟道区。

根据本发明构思的实施例，一种半导体存储器装置包括：多个半导体图案，在垂直于基底的顶表面的第一方向上堆叠，每个半导体图案包括具有第一导电类型的源区、具有不同于第一导电类型的第二导电类型的漏区以及在源区与漏区之间的沟道区；一对第一字线和第二字线，围绕多个半导体图案中的每个半导体图案的沟道区，并且在第一方向上纵向延伸；多个电荷存储图案，均围绕多个半导体图案中的对应的半导体图案的沟道区，并且设置在对应的半导体图案与一对第一字线和第二字线中的每条之间；多条第一导线，在第一方向上堆叠，均连接到多个半导体图案中的对应的半导体图案的漏区；以及第二导线，在第一方向上纵向延伸，并且公共地连接到多个半导体图案的多个源区。