[发明专利]一种雷达并行处理系统及方法、存储介质、终端

说明书

本发明公开了一种雷达并行处理系统及方法、存储介质、终端，雷达并行处理系统包括信号发生模块，用于产生N列天线的回波数据，所述信号发生模块采用双级并行模式；信号处理模块，采用多通道并行处理模式，以回波信号作为输入对每一列天线做并行信号处理；数据处理模块，用于接收所有信号处理模块处理后的信号并对信号进行处理，所述数据处理模块采用串行处理模式；终端显示模块，用于显示数据处理模块所处理的中间结果以及最终跟踪结果，所述终端显示模块的信号显示与信号发生模块的信号发射同步；所述雷达并行处理系统采用生产者‑消费者模式进行同步处理。本发明解决了现有并行技术CPU利用率低、运行时间长、依赖硬件环境的问题。

技术领域

本发明涉及信号并行处理技术领域，具体涉及一种雷达并行处理系统及方法、存储介质、终端。

背景技术

雷达信号处理系统具有高浮点计算密度，高并行，算法集中等特点，现有主流的并行处理方案一般采用DSP+FPGA等嵌入式平台，一般而言FPGA平台完成脉冲压缩、距离走动校正等信号处理流程，DSP完成目标检测、数量估计、目标航迹跟踪等数据处理流程。还有一部分主流处理方案采用GPU做并行处理，该方案一般使用GPU的CUDA库，在GPU中完成并行信号处理以及数据处理等工作。

现有的DSP+FPGA嵌入式并行处理平台，其主流处理器性能一般主频范围从100MHZ-1GHZ之间，相较于台式机或服务器动辄1GHZ以上的主频而言其性能显得有所差距。其次现有的DSP+FPGA依赖于其对应的硬件构架，没有对应的统一软件平台，因此有系统移植困难、编程周期长等缺点。对于采用GPU做并行处理，虽然其运行效率高，但也存在着依赖CUDA平台，同时价格昂贵等缺点。

发明内容

本发明的目的在于提供一种雷达并行处理系统及方法，解决现有并行技术CPU利用率低、运行时间长的问题。

本发明通过下述技术方案实现：

一种雷达并行处理系统，包括：

信号发生模块，用于产生N列天线的回波数据，所述信号发生模块采用双级并行模式；

信号处理模块，采用多通道并行处理模式，以回波信号作为输入对每一列天线做并行信号处理；

数据处理模块，用于接收所有信号处理模块处理后的信号并对信号进行处理，所述数据处理模块采用串行处理模式；

终端显示模块，用于显示数据处理模块所处理的中间结果以及最终跟踪结果，所述终端显示模块的信号显示与信号发生模块的信号发射同步；

所述雷达并行处理系统采用生产者-消费者模式进行同步处理，其中，信号发生模块为生产者，信号处理模块、数据处理模块和终端显示模块为消费者，在生产者和消费者之间设置共享内存；所述生产者-消费者模式存在生产和消费同步机制以及消费者内部同步机制。

本发明的系统的关键在于：

实现了多层级的并行处理，第一级是算法部分(信号产生+信号处理+数据处理)和图形界面显示部分通过在存储上使用PingPongBuffer(共享内存)模型以及在时序上使用生产者-消费者模型实现了并行处理。第二级是在算法部分中的信号产生以及信号处理这两个模块中又单独使用了两级并行处理。

现有的串行cpu利用率维持在3％左右的平均水平，本发明的并行CPU利用率峰值能达到63％，谷值能达到30％左右。

进一步地，生产和消费同步机制如下：

生产者交替向共享内存发送回波信号消费者等待共享内存处于填满的状态，释放掉对应的信号量并开始运行，同时生产者向共享内存发送回波信号，当消费者运行结束释放掉一个生产者信号量。

进一步地，消费者内部同步机制如下：