[发明专利]像素电路及其驱动方法、显示面板及显示装置

权利要求书

1.一种像素电路，其特征在于，包括驱动模块、数据写入模块、阈值补偿模块、第一复位模块、电源写入模块、发光控制模块、发光模块及存储模块；其中，

所述电源写入模块、所述驱动模块、所述发光控制模块及所述发光模块串联在第一电源线及第二电源线之间；

所述数据写入模块包括第一子模块和第二子模块，所述第一子模块和所述第二子模块串联在所述驱动模块的第一端及数据信号线之间；

所述阈值补偿模块包括第三子模块和第四子模块，所述第三子模块和所述第四子模块串联在所述驱动模块的控制端与所述驱动模块的第二端之间；

所述第一复位模块通过所述第三子模块与所述驱动模块的控制端电连接，用于对所述驱动模块的控制端复位；

所述存储模块连接在所述驱动模块的控制端与所述第一电源线之间；

所述电源写入模块、所述发光控制模块、所述第二子模块及所述阈值补偿模块的控制端均与发光控制信号线电连接，所述第一子模块及所述第一复位模块的控制端均与扫描信号线电连接。

2.根据权利要求1所述的像素电路，其特征在于，还包括第二复位模块，所述第二复位模块的控制端与所述扫描信号线电连接，所述第二复位模块连接在发光模块的第一电极与第二参考信号线之间，所述第二复位模块用于对所述发光模块的第一电极进行复位。

3.根据权利要求2所述的像素电路，其特征在于，在所述像素电路的工作过程中，所述第二子模块、所述第三子模块和所述第四子模块为导通状态时，所述电源写入模块和所述发光控制模块为截止状态，所述第二子模块、所述第三子模块和所述第四子模块为截止状态时，所述电源写入模块和所述发光控制模块为导通状态；

所述第一复位模块为导通状态时，所述第一子模块为截止状态，所述第一复位模块为截止状态时，所述第一子模块为导通状态。

4.根据权利要求3所述的像素电路，其特征在于，在同一时刻，所述第二复位模块的状态与所述第一复位模块的状态相同。

5.根据权利要求1所述的像素电路，其特征在于，所述驱动模块包括第一晶体管，所述第一子模块包括第二晶体管，所述第二子模块包括第三晶体管，所述第三子模块包括第四晶体管，所述第四子模块包括第五晶体管，所述第一复位模块包括第六晶体管，所述电源写入模块包括第七晶体管，所述发光控制模块包括第八晶体管，所述发光模块包括发光二极管，所述存储模块包括存储电容；

所述第二晶体管与所述第三晶体管串联在所述数据信号线与所述第一晶体管的第一极之间；

所述第五晶体管的第一极与所述第一晶体管的第二极电连接，所述第五晶体管的第二极与所述第四晶体管的第一极电连接，所述第四晶体管的第二极与所述第一晶体管的栅极电连接；

所述第六晶体管的第一极与第一参考信号线电连接，所述第六晶体管的第二极与所述第四晶体管的第一极电连接；

所述第七晶体管的第一极与所述第一电源线电连接，所述第七晶体管的第二极与所述第一晶体管的第一极电连接；

所述第八晶体管的第一极与所述第一晶体管的第二极电连接，所述第八晶体管的第二极与所述发光二极管的第一电极电连接，所述发光二极管的第二电极与所述第二电源线电连接；

所述存储电容的第一极与所述第一电源线电连接，所述存储电容的第二极与所述第一晶体管的栅极电连接。

6.根据权利要求5所述的像素电路，其特征在于，所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管为N型晶体管，所述第二晶体管、所述第七晶体管、所述第八晶体管为P型晶体管；或者，所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管为P型晶体管，所述第二晶体管、所述第七晶体管、所述第八晶体管为N型晶体管。

7.根据权利要求6所述的像素电路，其特征在于，第一晶体管为P型晶体管。

8.根据权利要求2所述的像素电路，其特征在于，所述第二复位模块包括第九晶体管，所述第九晶体管的第一极与第二参考信号线电连接，所述第九晶体管的第二极与所述发光模块的第一电极电连接。