[发明专利]一种半导体结构及其制备方法

说明书

本申请提供了一种半导体结构及其制备方法。制备半导体结构的方法包括：刻蚀半导体衬底以形成多个分立的初始鳍部，所述初始鳍部包括分立的第一初始鳍部和第二初始鳍部；形成隔离结构，以覆盖半导体衬底并暴露出初始鳍部中第一初始鳍部的顶面，且隔离结构的上表面高出第一初始鳍部的顶面预定高度；以及在第一初始鳍部的顶面形成外延层。根据该制备方法，通过在部分初始鳍部上形成外延层可使具有不同鳍部高度的鳍式场效应晶体管集成在一个芯片上，并有利于根据实际需要调整该芯片的电路性能。

技术领域

本申请涉及半导体技术领域，更具体地，涉及一种半导体结构及其制备方法。

背景技术

随着半导体工艺技术的不断发展，工艺节点逐渐减小，常规的MOS场效应管的结构已经无法满足对器件性能的需求，鳍式场效应管(Fin Field-Effect Transistor，FINFET)作为常规器件的替代得到了广泛应用。

然而，尽管鳍式场效应管相对于常规的MOS场效应管提供了改进的性能，但是也带了一些设计挑战。例如，常规的MOS场效应管对于器件宽度基本上没有限制，而鳍式场效应管的鳍部通常具有相同的高度。换言之，为了控制晶体管的导通电流和截止电流，常规的MOS场效应管可提供两个参数(沟道的宽度和长度)；而鳍式场效应管的鳍部高度通常是固定的，因而晶体管的沟道宽度固定，因此对应给定的晶体管长度，鳍式场效应管中单个鳍部的导通电流量是固定的，因而不便于进行调节。

由于目前在高性能集成电路中经常需要具有不同驱动能力(例如，不同的驱动电流)的晶体管，而实现不同的驱动能力的方法可以是调整晶体管沟道的长宽比，进一步地，鳍式场效应管的沟道宽度主要由鳍部的高度和宽度决定。

发明内容

本申请提供了一种可至少部分解决相关技术中存在的上述问题的半导体结构及其制备方法。

本申请一方面提供了一种半导体结构的制备方法，所述方法包括：刻蚀半导体衬底以形成多个分立的初始鳍部，所述初始鳍部包括分立的第一初始鳍部和第二初始鳍部；形成隔离结构，以覆盖所述半导体衬底并暴露出所述初始鳍部中第一初始鳍部的顶面，且所述第一初始鳍部的所述顶面高出所述隔离结构的上表面预定高度；以及在所述第一初始鳍部的所述顶面形成外延层。

在本申请一个实施方式中，所述隔离结构包括形成在所述第二初始鳍部的顶面的第一阻隔层，所述方法还包括：在所述外延层的上表面形成第二阻隔层；暴露位于所述第二初始鳍部的顶面的第一阻隔层；以所述第一阻隔层和所述第二阻隔层为掩蔽，向所述初始鳍部掺杂杂质；以及在所述初始鳍部的侧壁和顶面形成栅极结构以形成鳍式场效应晶体管。

在本申请一个实施方式中，刻蚀半导体衬底以形成多个分立的初始鳍部包括：在所述半导体衬底形成图案化的刻蚀掩膜层；以图案化的所述刻蚀掩膜层为掩蔽，刻蚀所述半导体衬底以形成多个分立的所述初始鳍部，其中，所述刻蚀掩膜层包括形成在所述初始鳍部顶面的第一阻隔层。

在本申请一个实施方式中，所述刻蚀掩膜层的厚度等于所述预定高度，形成所述隔离结构包括：形成隔离层，所述隔离层共形覆盖于所述初始鳍部的侧壁以及所述半导体衬底的表面位于相邻的所述初始鳍部之间的部分，所述隔离层的上表面与所述刻蚀掩膜层的上表面齐平；以及去除位于所述第一初始鳍部上的所述刻蚀掩膜层，以暴露所述第一初始鳍部的顶面，从而形成包括所述隔离层和所述刻蚀掩膜层的所述隔离结构。

在本申请一个实施方式中，形成所述隔离结构包括：去除部分所述刻蚀掩膜层，并暴露出所述第一阻隔层，形成共形覆盖在所述初始鳍部的侧壁、所述半导体衬底的表面和所述第一阻隔层的表面的掩蔽层；以及通过研磨工艺对所述掩蔽层进行平坦化；以及去除所述第一初始鳍部上的所述第一阻隔层和平坦化的所述掩蔽层，以暴露所述第一初始鳍部的顶面，从而形成包括所述第一阻隔层和平坦化的所述掩蔽层的所述隔离结构，其中，所述第一阻隔层的厚度和平坦化的所述掩蔽层位于所述第一阻隔层上的部分的厚度之和等于所述预定高度。