[发明专利]一种应用于仿真的CPU模型

权利要求书

1.一种应用于仿真的CPU模型，其特征在于：本CPU模型配置多个总线接口，每个总线接口均有自己的ID；所述模型包括指令解析模块、接口仲裁路由模块、总线协议生成模块和数据比较模块；

指令解析模块实现对编译后的指令进行解析，达到区分指令功能的目的；

接口仲裁路由模块与指令解析模块相连，接收解析后的指令，根据指令内容决定发送的具体端口；

总线协议生成模块与接口仲裁路由模块相连，将接收到的指令或数据按照总线协议格式发送到总线接口，达到将数据转换成标准总线协议接口的功能；

数据比较模块和指令解析模块、接口仲裁路由模块均相连，用于将执行完指令的结果与接收到的指令进行比较，以确保指令正确执行。

2.根据权利要求1所述的应用于仿真的CPU模型，其特征在于：CPU模型挂载的总线接口类型包括AHB总线接口、APB总线接口和AXI总线接口。

3.根据权利要求2所述的应用于仿真的CPU模型，其特征在于：CPU模型挂载AHB总线接口时，指令获取模块获取的指令包括PORTID、CMD、W/R、BURST、SIZE、ADDR、DATA共7部分，PORTID指明发送的指令或数据到达哪个总线接口，CMD表示发送的是数据还是指令，W/R表明该笔传输是读还是写，BURST代表该笔传输的burst类型，SIZE表示该笔传输的数据大小，ADDR为接受命令的具体地址，DATA为发送的具体数据。

4.根据权利要求2所述的应用于仿真的CPU模型，其特征在于：CPU挂载APB总线接口时，指令获取模块获取的指令包括PORTID、CMD、W/R、ADDR、STRB、DATA共6部分，PORTID指明发送的指令或数据到达哪个总线接口，CMD表示发送的是数据还是指令，W/R表明该笔传输是读还是写，ADDR为接受命令的具体地址，STRB为APB 4使用的STRB信号，DATA为发送的具体数据。

5.根据权利要求2所述的应用于仿真的CPU模型，其特征在于：CPU模型挂载AXI总线接口时，指令获取模块获取的指令包括PORTID、CMD、W/R、BURST、SIZE、LENGTH、ADDR、DATA共8部分，PORTID指明发送的指令或数据到达哪个总线接口，CMD表示发送的是数据还是指令，W/R表明该笔传输是读还是写，BURST代表该笔传输的burst类型，SIZE表示该笔传输的数据大小，LENGTH表示此次传输的数据长度，ADDR为接受命令的具体地址，DATA为发送的具体数据。

6.根据权利要求1-5任一项所述的应用于仿真的CPU模型，其特征在于：本模型支持的协议包括AHB、AHB-lite、AMBA 2 APB、AMBA 3 APB、AMBA 4 APB、AXI3、AXI4、AXI4-LITE。