[发明专利]一种多芯片封装用的导电组件及其制作方法

权利要求书

1.一种多芯片封装用的导电组件的制作方法，其特征在于，包括以下步骤：W、层叠制作多个平面线路层，每一所述平面线路层包括封装层以及预设线路，并使得多个预设线路电性连接从而形成空间互连线路，且多个封装层连接从而形成封装体，所述封装体的材料为介电材料；

在所述步骤W之中，包括以下步骤：A1、提供载板，于所述载板沿其厚度方向的一侧面层叠制作多个大板级平面线路层；每一所述大板级平面线路层包括大板级封装层以及大板级预设线路，并使得多个大板级预设线路电性连接从而形成大板级空间互连线路，且多个大板级封装层连接从而形成大板级封装体；A2、卸除所述载板，并对所述大板级封装体进行切割，从而得到多个封装体；每个所述封装体的内部设置有空间互连线路，所述空间互连线路用于将所述封装体的至少两个表面实现电性连接。

2.根据权利要求1所述的多芯片封装用的导电组件的制作方法，其特征在于，在所述步骤A1之中，每个大板级平面线路层的制作包括以下步骤：S1、提供感光干膜或感光油墨，对所述感光干膜或所述感光油墨进行曝光、显影，形成第一图案化通孔；S2、于所述第一图案化通孔中电镀沉铜以形成大板级预设线路；S3、将所述感光干膜或感光油墨进行退膜处理以形成介电填充区域，并于所述介电填充区域设置介电材料以形成大板级封装层，从而得到大板级平面线路层。

3.根据权利要求1所述的多芯片封装用的导电组件的制作方法，其特征在于，在所述步骤A1之中，每个大板级平面线路层的制作包括以下步骤：R1、提供铜箔，对所述铜箔进行蚀刻以形成大板级预设线路，并形成第二图案化通孔；R2、于所述第二图案化通孔中设置介电材料以形成大板级封装层，从而得到大板级线路层。

4.根据权利要求1所述的多芯片封装用的导电组件的制作方法，其特征在于，在所述步骤A1之中，每个大板级平面线路层的制作包括以下步骤：T1、提供多个异形键合丝，将多个所述异形键合丝进行电性连接以形成大板级预设线路；T2、采用介电材料对所述大板级预设线路进行塑封，所述介电材料固化后形成将所述大板级预设线路包裹在内的大板级封装层，从而得到大板级线路层。

5.一种多芯片封装用的导电组件，其特征在于，所述导电组件利用如权利要求1-4任一项所述方法制备获取，所述导电组件包括封装体，所述封装体的材料为介电材料，所述封装体为具有六个表面的方体；所述封装体的内部设置有空间互连线路，所述空间互连线路用于将所述封装体的至少两个表面实现电性连接。

6.根据权利要求5所述的多芯片封装用的导电组件，其特征在于，所述空间互连线路由多个异形键合丝电性连接而成。

7.根据权利要求5所述的多芯片封装用的导电组件，其特征在于，所述封装体的材料为环氧树脂与二氧化硅的机械混合物、ABF或聚酰亚胺中的一种介电材料。

8.根据权利要求5所述的多芯片封装用的导电组件，其特征在于，所述封装体的至少两个表面上设置有金属凸块，所述金属凸块与所述空间互连线路电性连接。

9.根据权利要求8所述的多芯片封装用的导电组件，其特征在于，所述金属凸块为锡焊料、银焊料或金锡合金焊料中的一种。