[发明专利]一种信息保存装置、方法、通信装置、芯片及其模组设备

说明书

本申请公开了一种信息保存装置、方法、通信装置、芯片及其模组设备。该信息保存装置包括第一中央处理器CPU。在非安全世界中，该第一CPU用于在接收到第一类型的中断的情况下，进入安全世界；该第一CPU还用于保存处于安全世界的第一CPU的状态信息，还可以保存应用处理器的信息；同时，该第一CPU还可以触发其他CPU进入安全世界，保存各自的状态信息。通过采用本申请实施例中的信息保存装置，可以在发生应用处理器挂死时，保存应用处理器的状态信息。

技术领域

本申请涉及通信技术领域，尤其涉及一种信息保存装置、方法、通信装置、芯片及其模组设备。

背景技术

在系统发生硬件故障时，可能会挂死应用处理器中所有的中央处理器(CentralProcessing Unit，CPU)，比如：CPU访问了错误的寄存器地址，或者软件异常处理流程上再次发生了异常。目前，内核自身的调试手段，虽然可以完成对所有应用处理器的挂死监测，但由于发生异常的CPU已经无法响应消息，要想获得异常CPU的现场信息非常困难。因此，如何在发生应用处理器挂死时，保存现场的信息成为了目前亟待解决的问题。

发明内容

本申请公开了一种信息保存装置、方法、通信装置、芯片及其模组设备，可以在发生应用处理器挂死时，保存应用处理器的状态信息。

第一方面，本申请提供了一种信息保存装置，该信息保存装置包括第一中央处理器CPU。在非安全世界中，该第一CPU用于在接收到第一类型的中断的情况下，进入安全世界；该第一CPU还用于保存处于安全世界的第一CPU的状态信息。

在一种实现方式中，上述第一类型的中断由中断控制器向第一CPU发送；该第一CPU还用于保存中断控制器的状态信息。

在一种实现方式中，上述装置还包括第二CPU；在安全世界中，上述第一CPU还用于向处于非安全世界的第二CPU发送第二类型的中断；在非安全世界中，该第二CPU用于在接收到第二类型的中断的情况下，进入安全世界；该第二CPU还用于保存处于安全世界的第二CPU的状态信息。

在一种实现方式中，上述在安全世界中，第一CPU还用于向处于非安全世界的第二CPU发送第二类型的中断时，具体用于：向中断控制器发送第二类型的中断，该第二类型的中断通过中断控制器发送至第二CPU。

在一种实现方式中，上述第一CPU还用于通过注册于该第一CPU中的入口地址信息返回非安全世界，并保存处于非安全世界的第一CPU的状态信息。

在一种实现方式中，上述第二CPU还用于通过注册于该第二CPU中的入口地址信息返回非安全世界，并保存处于非安全世界的第二CPU的状态信息。

第二方面，本申请提供了一种信息保存方法，应用于第一CPU，该方法包括：在非安全世界中，在接收到第一类型的中断的情况下，进入安全世界；保存处于安全世界的第一CPU的状态信息。

在一种实现方式中，上述第一类型的中断由中断控制器向第一CPU发送；上述方法还包括：保存中断控制器的状态信息。

在一种实现方式中，上述方法还包括：在安全世界中，向处于非安全世界的第二CPU发送第二类型的中断；该第二CPU用于在接收到第二类型的中断的情况下，进入安全世界，并保存处于安全世界的第二CPU的状态信息。

在一种实现方式中，上述在安全世界中，向处于非安全世界的第二CPU发送第二类型的中断，包括：在安全世界中，向中断控制器发送第二类型的中断，该第二类型的中断通过中断控制器发送至第二CPU。

在一种实现方式中，上述方法还包括：通过注册于第一CPU中的入口地址信息返回非安全世界，并保存处于非安全世界的第一CPU的状态信息。

在一种实现方式中，上述入口地址信息还用于第二CPU返回非安全世界。