[发明专利]降低CMOS器件漏电的方法

权利要求书

1.一种降低CMOS 器件漏电的方法，其特征在于，包括：

提供衬底，所述衬底含有硅；

在所述衬底上形成浮栅；

从所述浮栅的两侧向所述浮栅的底部的所述衬底内注入氧原子，形成氧原子区；

对所述衬底进行退火工艺，使得所述氧原子区的硅变成二氧化硅，以形成沟道电流阻挡结构；

在所述浮栅的两侧的衬底内形成N型阱区，所述沟道电流阻挡结构阻挡沟道击穿时产生的电流。

2.如权利要求1所述的降低CMOS 器件漏电的方法，其特征在于，在所述衬底上形成浮栅之前，所述降低CMOS 器件漏电的方法还包括：在所述衬底内注入离子形成P型阱区，所述P型阱区靠近所述衬底的表面。

3.如权利要求2所述的降低CMOS 器件漏电的方法，其特征在于，在形成P型阱区之后，在所述衬底上形成浮栅之前，所述降低CMOS 器件漏电的方法还包括：在所述衬底上形成栅氧化层，所述浮栅位于所述栅氧化层的表面。

4.如权利要求3所述的降低CMOS 器件漏电的方法，其特征在于，在所述衬底上形成浮栅之前，在所述衬底上形成栅氧化层之后，所述降低CMOS 器件漏电的方法还包括：在所述衬底内形成浅沟槽隔离结构。

5.如权利要求1所述的降低CMOS 器件漏电的方法，其特征在于，在所述衬底上形成浮栅的方法包括：在所述衬底上形成多晶硅层，刻蚀所述多晶硅层，以形成浮栅。

6.如权利要求1所述的降低CMOS 器件漏电的方法，其特征在于，形成所述浮栅之后，从所述浮栅的两侧向所述浮栅的底部的所述衬底内注入氧原子之前，所述降低CMOS 器件漏电的方法还包括：在所述浮栅两侧的衬底内形成NLDD区，所述NLDD区靠近所述衬底表面。

7.如权利要求6所述的降低CMOS 器件漏电的方法，其特征在于，形成NLDD区之后，所述降低CMOS 器件漏电的方法还包括：在所述浮栅的两侧形成侧墙。

8.如权利要求1所述的降低CMOS 器件漏电的方法，其特征在于，注入氧原子的角度为：0°~45°。

9.如权利要求1所述的降低CMOS 器件漏电的方法，其特征在于，所述退火工艺的温度为：800℃~1200℃。

10.如权利要求1所述的降低CMOS 器件漏电的方法，其特征在于，所述退火工艺进行的时间为：0.5 h ~4h。