[发明专利]芯片封装组件的测试方法

说明书

本申请公开一种芯片封装组件的测试方法，包括：提供芯片封装组件，包括封装基板和埋设于封装基板内的芯片，封装基板的表面还设有至少一个线路层，线路层与芯片电连接；对线路层进行线间距和线宽测试，线路层包括多个线路，对每个线路的线宽以及多个线路之间的线间距进行测试；对线路层进行对准精度测试，当线路层为多个时，对多个线路层之间的对准精度进行测试；对线路层进行耐压能力测试；对线路层进行整体阻抗测试；对芯片封装组件进行接触电阻测试；对芯片封装组件进行层间结合力测试；对芯片封装组件进行粘结能力测试。通过上述测试方法，以有效提高芯片封装组件的稳定性，使得生产得到的芯片封装组件能够满足相应可靠性要求。

技术领域

本申请实施例涉及芯片技术领域，尤其涉及一种芯片封装组件的测试方法。

背景技术

随着电子产品不断朝着轻薄短小的方向发展，芯片的封装集成度越来越高，催生出将芯片埋入基板的芯片封装组件。然而，随着封装集成度的进一步提升，芯片封装组件的结构变得复杂，从而容易出现许多可靠性问题。因此，急需一种芯片封装组件的测试方法，能够对芯片封装组件的各个性能进行有效测试，以利于芯片封装组件的后续调节过程，从而使得生产得到的芯片封装组件能够满足相应可靠性要求。

发明内容

本申请的目的是提供一种芯片封装组件的测试方法，能够对芯片封装组件的各个性能进行有效测试，以便于通过后续调试工艺来提高芯片封装组件的稳定性，从而使得生产得到的芯片封装组件能够满足相应可靠性要求。

为实现本申请的目的，提供了如下的技术方案：

本申请提供一种芯片封装组件的测试方法，包括：提供芯片封装组件，所述芯片封装组件包括封装基板和埋设于所述封装基板内的芯片，所述封装基板还设有至少一个线路层，所述线路层与所述芯片电连接；对所述线路层进行线参数测试，所述线路层包括多个线路，对多个所述线路的线参数进行测试，以判断所述线路的线参数是否处于预设范围内；对所述线路层进行对准精度测试，当所述线路层为多个时，多个所述线路层层叠设置，对多个所述线路层之间的对准精度进行测试，以判断多个所述线路层之间是否对准；对所述线路层进行耐压能力测试，以判断所述线路层是否存在绝缘缺陷；对所述线路层进行整体阻抗测试，以判断所述线路层中的全部所述线路串联形成的整体阻抗是否处于预设范围内；对所述芯片封装组件进行接触电阻测试，以判断所述芯片的内部的接触电阻以及所述芯片和所述线路层之间的接触电阻是否处于预设范围内；对所述芯片封装组件进行层间结合力测试；对所述芯片封装组件进行粘结能力测试。

线参数通常包括线间距和线宽，二者是影响线路层稳定性的主要因素，对线路层中各线路的线宽以及各线路之间的线间距进行准确测试，有利于通过后续调试工艺来提高线路层的稳定性，从而避免芯片封装组件出现相应可靠性问题。

当芯片封装组件包括多个线路层时，若多个线路层之间存在较大位置偏移，会导致芯片封装组件出现相应的可靠性问题。因此，需对多个线路层之间的对准精度进行测试，以使芯片封装组件能够满足相应可靠性要求。

芯片封装组件中的线路层在生产制造过程中容易出现绝缘缺陷，使得应当相互绝缘的线路之间出现电路导通的情况，从而导致芯片封装组件中出现短路、线路击穿或其他安全问题。因此，对芯片封装组件中的线路层进行耐压能力测试，能够有效降低出现安全问题的概率，提高芯片封装组件的安全可靠性。

当因生产问题或其他问题导致线路层的整体阻抗过大时，电流无法在线路层中进行流通，从而导致芯片封装组件无法满足相应可靠性要求。因此，需对芯片封装组件中的线路层进行整体阻抗测试，通过将芯片封装组件中的各线路层的全部线路进行串联，并进行整体阻抗测量，从而有效判断芯片封装组件中的各线路层的整体阻抗是否满足相应要求。