[发明专利]一种用于矩阵LED驱动器的降噪电路

权利要求书

1.一种用于矩阵LED驱动器的降噪电路，其特征在于：包括伪随机数产生器、加法计数器、时钟模块以及N个矩阵开关控制器，N为大于等于二的十进制整数；

所述时钟模块用于给伪随机数产生器提供扫描时钟，时钟模块还用于给加法计数器提供计数时钟，扫描时钟的周期时长为计数时钟的周期时长的N倍；

所述伪随机数产生器在每个扫描时钟周期内产生一个工作随机数给加法计数器，所述工作随机数为二进制整数，且工作随机数的十进制数值的取值范围为[0，N-1]；

所述加法计数器在一个扫描时钟周期的起始时刻到一存储时刻之间将接收到工作随机数作为一个开启随机数进行输出，一个扫描时钟周期的起始时刻到存储时刻的时长小于计数时钟的周期时长；且所述加法计数器在一个扫描时钟周期内每经过一个计数时钟的周期时间将开启随机数加一后输出；并且在一个扫描时钟周期内，若开启随机数的十进制数值等于N时，则加法计数器将开启随机数校正为零后再输出；其中开启随机数为二进制整数，且开启随机数的十进制数值的取值范围为[0，N-1]；

所述矩阵开关控制器为数值比较器，各个所述矩阵开关控制器的第一输入端口分别输入各不相同的基准数，基准数为二进制整数，且所述矩阵开关控制器的第一输入端口输入的基准数的十进制数值的取值范围为[0，N-1]；各个所述矩阵开关控制器的第二输入端口均接收加法计数器输出的开启随机数；当所述矩阵开关控制器在其第二输入端口接收到的开启随机数与其第一输入端口输入的基准数相同时，该矩阵开关控制器的输出端输出矩阵开关开启信号。

2.如权利要求1所述的一种用于矩阵LED驱动器的降噪电路，其特征在于：所述伪随机数产生器包括伪随机数产生单元；所述伪随机数产生单元包括一个异或门和M个D触发器，M为十进制整数，且M满足：2^M≥N；

所述伪随机数产生单元的各个D触发器的CLK端接入时钟模块提供的扫描时钟，第i个D触发器的Q端连接第i+1个D触发器的D端，i为十进制整数，且i的十进制数值为[1，M-1]；所述异或门的第一输入端连接第一个D触发器的Q端，异或门的第二输入端连接第M个D触发器的Q端，异或门的输出端连接第一个D触发器的D端；

所述伪随机数产生单元的第一个D触发器的Q’端至第P个D触发器的Q’端用于从低数位到高数位依次输出所述工作随机数的各个数位上的值，P为十进制整数，且P满足：2^P＝N。

3.如权利要求1或2所述的一种用于矩阵LED驱动器的降噪电路，其特征在于：所述加法计数器包括R个加法计数单元，R为十进制整数，且R满足：2^R＝N；

所述加法计数单元包括一个锁存D触发器、一个第一与门、一个第二与门以及一个非门，其中第一与门的第一输入端连接非门的输入端并作为加法计数单元的输入端，非门的输出端连接第二与门的第一输入端，第一与门的第二输入端和第二与门的第二输入端接入同一锁存信号，第一与门的输出端连接锁存D触发器的CLR端，第二与门的输出端连接锁存D触发器的SET端，锁存D触发器的D端和Q’端相互连接并作为加法计数单元的输出端；

所述加法计数器的第一个加法计数单元的锁存D触发器的CLK端接入时钟模块提供的计数时钟；第j个加法计数单元的锁存D触发器的Q端连接第j+1个加法计数单元的锁存D触发器的CLK端，j为十进制整数，且j的十进制数值为[1，R-1]；

所述加法计数器的第一个加法计数单元至第R个加法计数单元的输入端用于从低数位到高数位依次接入所述工作随机数的各个数位上的值，所述加法计数器的第一个加法计数单元至第R个加法计数单元的输出端用于从低数位到高数位依次输出所述开启随机数的各个数位上的值。