[发明专利]存储器内多位数二进制乘法装置及其操作方法

说明书

本发明提供一种存储器内多位数二进制乘法装置及其操作方法。相较于传统的二进制乘法装置，本发明的存储器内多位数二进制乘法装置可有效减少操作步骤。一实施例中，以较高的硬件成本，本发明的存储器内多位数二进制乘法装置可达成单一步骤的操作。因此，本发明的存储器内多位数二进制乘法装置藉由免除算术与逻辑单元、暂存器以及存储器之间的数据传输，来改善运算效率及节省运算功率。

技术领域

本发明有关于具有两个整数运算元(operand)的存储器内(in-memory)多位数(multiple-digit)二进制(binary)乘法装置及其操作方法。

背景技术

如图1所示的现代化范纽曼型计算架构(Von Neumann computing architecture)中，中央处理单元(CPU)10根据来自主存储器11的指令及数据，执行逻辑运算。CPU 10包含一主存储器11、一算术与逻辑单元(arithmetic and logic unit，ALU)12、一输出/输入装置13及一程序控制单元14。在计算行程(computation process)之前，由该程序控制单元14设定CPU 10指向存储在主存储器11中起始(initial)指令的起始地址码。之后，根据由程序控制单元14中与时脉同步(clock-synchronized)的地址指针(address pointer)所存取的主存储器11的循序指令，以算术与逻辑单元12处理所述数位数据。一般而言，CPU 10的数位逻辑运算行程是同步执行的且由一组预先写好并存储于存储器的循序指令所驱动。

在基于范纽曼运算架构的数位运算系统中，以二进制格式来表示所有数字。例如，以m比特二进制格式表示一整数I如下：

I＝b_m-12^m-1+b_m-22^m-2+…+b₁2¹+b₀＝(b_m-1b_m-2…b₁b₀)b,

其中，b_i＝[0,1]，i＝0,…,(m-1)，且符号b代表该整数I以二进制格式来表示。