[发明专利]集成电路器件及其形成方法

说明书

在实施例中，一种集成电路器件包括：中介层；第一集成电路器件，利用介电对介电接合和金属对金属接合与中介层接合；第二集成电路器件利用介电对介电接合和金属对金属接合与中介层接合；缓冲层，围绕第一集成电路器件和第二集成电路器件，缓冲层包括具有第一杨氏模量的应力降低材料；以及密封剂，围绕缓冲层、第一集成电路器件和第二集成电路器件，密封剂包括具有第二杨氏模量的模制材料，第一杨氏模量小于第二杨氏模量。在一些实施例中，本发明还提供了集成电路器件及其形成方法。

技术领域

本发明的实施例涉及集成电路器件及其形成方法。

背景技术

自集成电路(IC)的发展以来，由于各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体行业经历了持续快速的增长。大部分情况下，集成密度的这些提高来自最小部件尺寸的不断减小，这使得更多的组件可以集成到给定的区域中。

这些集成改进本质上基本上是二维(2D)的，因为集成组件所占据的区域基本上在半导体晶圆的表面上。集成电路的增加的密度和相应的面积减小通常已经超过了将集成电路芯片直接接合到衬底上的能力。中介层已用于将球的接触区域从芯片的接触区域重分配到中介层的较大区域。此外，中介层已经允许包括多个芯片的三维封装件。还开发了其他封装件以合并三维方面。

发明内容

根据本发明实施例的一个方面，提供了一种形成集成电路器件的方法，包括：通过介电对介电接合和金属对金属接合将第一集成电路器件和第二集成电路器件接合到中介层上；在第一集成电路器件和第二集成电路器件周围形成应力降低材料，应力降低材料具有第一杨氏模量；用模制材料包封应力降低材料、第一集成电路器件和第二集成电路器件，模制材料具有第二杨氏模量，第一杨氏模量小于第二杨氏模量；以及使模制材料减薄以暴露第一集成电路器件和第二集成电路器件。

根据本发明实施例的另一个方面，提供了一种集成电路器件，包括：中介层；第一集成电路器件，通过介电对介电接合和金属对金属接合与中介层接合；第二集成电路器件，通过介电对介电接合和金属对金属接合与中介层接合；缓冲层，围绕第一集成电路器件和第二集成电路器件，缓冲层包括具有第一杨氏模量的应力降低材料；以及密封剂，围绕缓冲层、第一集成电路器件和第二集成电路器件，密封剂包括具有第二杨氏模量的模制材料，第一杨氏模量小于第二杨氏模量。

根据本发明实施例的又一个方面，提供了一种集成电路器件，包括：中介层；第一集成电路器件，通过介电对介电接合和金属对金属接合与中介层接合；第二集成电路器件，通过介电对介电接合和金属对金属接合与中介层接合；缓冲层，具有间隙部分和圆角部分，间隙部分设置在第一集成电路器件和第二集成电路器件之间，圆角部分沿着第一集成电路器件和第二集成电路器件的外边缘设置；以及密封剂，位于缓冲层、第一集成电路器件和第二集成电路器件周围，密封剂具有与缓冲层不同的杨氏模量、不同的热膨胀系数、不同的填充物负荷和不同的平均填充物粒径、以及不同的伸长率。

附图说明

当接合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是集成电路器件的截面图。

图2至图9是根据一些实施例的在形成集成电路封装件的过程中的中间步骤的截面图。

图10是根据一些实施例的集成电路封装件的截面图。

图11是根据一些实施例的集成电路封装件的截面图。

图12是根据一些实施例的集成电路封装件的截面图。

图13是根据一些实施例的集成电路封装件的截面图。

图14是根据一些实施例的集成电路封装件的截面图。

图15是根据一些实施例的集成电路封装件的截面图。