[发明专利]高压低功耗带隙基准电压源

说明书

高压低功耗带隙基准电压源，属于电学技术领域。本发明包括一个N沟道JFET，带隙核心电路、反馈电路和启动电路皆连接到N沟道JFET的源极，所述反馈电路用于调节基准带隙电压大小；所述启动电路用于产生一个初始电压用于带隙基准核心电路部分的启动。本发明可以提高整体带隙基准电路的稳定性，产生一个稳定的基准参考电压；整体功耗较小，电流小，采用电阻匹配更加精确。

技术领域

本发明涉及一种带隙基准电路，具体是一种低功耗带隙基准电压源电路，属于电学技术领域。

背景技术

基准源是模拟和数字电路中的核心模块之一，一个具有相对稳定和较高精度的参考电压源。带隙基准电压源是一种拥有比较广泛应用的一种基准电路，在DC/DC，ADC，DAC以及DRAM等集成电路设计中应用广泛，用于给电路提供一个与电源电压和温度无关的直流电压信号。一个传统的带隙基准电路如图1所示，其原理是通过一个较高精度运算放大器进行电压箝位使带隙核心电路部分产生PTAT电流，然后将该电流通过电流镜结构镜像到电阻和三极管上产生带隙基准电压。这样一个高精度的运放结构，会增加整体电路的设计复杂程度，并且会产生额外的功耗。一个低功耗的应用是要尽可能降低整体电路功耗的，所以传统的带隙基准结构不适用与低功耗应用，需要用新的设计思想，采用新的基准结构来实现低功耗的带隙基准电路。

图1所示是一种传统的带隙基准电路，其中高精度运放的作用是箝位PMOS管MP1漏极电位和MP2漏极电位，带隙核心电路结构会产生一个与温度呈正比的电流I_PTAT＝ΔV_BE/R1，然后通过电流镜将I_PTAT镜像至电阻R2和三极管Q3上，形成一个与温度无关的基准电压V_REF＝V_BE+I_PTAT×R₂。一个运放结构的使用会导致版图面积和电路功耗都增加很多，另一方面来说，运放结构的电路设计也至关重要，如果设计的运放结构的失调过大或者带宽太小都会对带隙基准电路的功能或性能造成影响。

发明内容

本发明所要解决的技术问题是，解决带隙基准电路工作过程中，遇到的电源电压过高的问题以及电路工作功耗过大的问题。

本发明解决所述技术问题采用的技术方案是，低功耗带隙基准电压源，其特征在于，包括一个N沟道JFET，带隙核心电路、反馈电路和启动电路皆连接到N沟道JFET的源极，

所述反馈电路用于调节基准带隙电压大小；

所述启动电路用于产生一个初始电压用于带隙基准核心电路部分的启动。

JFET的漏极接高电平VDD，栅极接地，源极接参考点；

所述带隙核心电路部分包括第一pnp三极管、第二pnp三极管、第三npn三极管和第四npn三极管，

第一pnp三极管的发射级通过第一电阻R1接参考点，基级接第二pnp三极管的基级，基极还通过第六电阻接集电极，集电极作为第一带隙输出点A；

第二pnp三极管的发射级通过第二电阻接参考点，基极通过第七电阻接集电极，集电极作为第二带隙输出点B；

第三npn三极管的集电极接第一pnp三极管的集电极、发射极通过第十电阻接地，基极接第二参考点；

第四npn三极管的集电极接第二pnp三极管的集电极、发射极通过第九电阻接第三npn三极管的发射极，基极接第二参考点；

所述反馈电路包括第五pnp三极管、第六pnp三极管、第七npn三极管、第八npn三极管，

第五pnp三极管发射极通过第三电阻接参考点，基极接第一带隙输出点A；

第六pnp三极管发射极通过第四电阻接参考点，基极接第二带隙输出点B，集电极接第二参考点；