[发明专利]像素阵列基板

权利要求书

1.一种像素阵列基板，包括：

一基底；

多条数据线，设置于该基底上，且在一第一方向上排列；

多条栅极线，设置于该基底上，且在一第二方向上排列，其中该第一方向与该第二方向交错；

多个像素结构，设置于该基底上，其中每一该像素结构包括一主动元件及一像素电极，该主动元件电性连接至对应的一该数据线及对应的一该栅极线，该像素电极电性连接至该主动元件；

多条转接线，设置于该基底上，在该第一方向上排列，且电性连接至该些栅极线；以及

一第一绝缘层，设置于该些像素结构的多个主动元件与该些转接线之间，其中该第一绝缘层具有多个接触窗，且该些转接线通过该第一绝缘层的该些接触窗电性连接至该些栅极线；

该些像素结构排成多个像素列，每一该像素列的多个像素结构在该第一方向上排列，且该些像素列在该第二方向上排列；

一该像素列的一该像素结构与下一该像素列的一该像素结构电性连接至同一该数据线且分别位于同一该数据线的相对两侧，

其中该像素列的该像素结构的该主动元件包括一薄膜晶体管，且一该转接线的一部分重叠于该薄膜晶体管的一半导体图案。

2.如权利要求1所述的像素阵列基板，其中该转接线的该部分还重叠于该薄膜晶体管的一第一端。

3.如权利要求1所述的像素阵列基板，其中该转接线部分地重叠于同一该数据线。

4.如权利要求1所述的像素阵列基板，其中，该薄膜晶体管具有一第一端、一第二端、一控制端及一半导体图案，该第一端及该第二端分别电性连接至该半导体图案的不同两区，该第一端电性连接至同一该数据线，该控制端电性连接至对应的一该栅极线，且该第二端电性连接至该像素列的该像素结构的该像素电极；一该转接线跨越该像素列的该像素结构的该薄膜晶体管的该第二端。

5.如权利要求4所述的像素阵列基板，其中该转接线还跨越该像素列的该像素结构的该薄膜晶体管的该半导体图案。

6.如权利要求4所述的像素阵列基板，其中该转接线绕过该像素列的该像素结构的该薄膜晶体管的该第一端。

7.如权利要求4所述的像素阵列基板，其中该转接线与同一该数据线不相重叠。

8.如权利要求4所述的像素阵列基板，其中下一该像素列的该像素结构的该主动元件包括一薄膜晶体管，下一该像素列的该像素结构的该薄膜晶体管具有一第一端、一第二端、一控制端及一半导体图案，下一该像素列的该像素结构的该薄膜晶体管的该第一端及该第二端分别电性连接至下一该像素列的该像素结构的该薄膜晶体管的该半导体图案的不同两区，下一该像素列的该像素结构的该薄膜晶体管的该第一端电性连接至同一该数据线，下一该像素列的该像素结构的该薄膜晶体管的该控制端电性连接至对应的另一该栅极线，且下一该像素列的该像素结构的该薄膜晶体管的该第二端电性连接至下一该像素列的该像素结构的该薄膜晶体管的该像素电极；该转接线具有多个非直线段，分别重叠于该像素列的该像素结构的该薄膜晶体管的该半导体图案及下一该像素列的该像素结构的该薄膜晶体管的该半导体图案，且该些非直线段分别位于同一该数据线的相对两侧。

9.如权利要求1所述的像素阵列基板，其中该像素列的该像素结构与下一该像素列的该像素结构分别用以显示蓝色及红色；一该转接线于该基底上的一垂直投影位于该像素列的该像素结构于该基底上的一垂直投影与下一该像素列的该像素结构于该基底上的一垂直投影之间。

10.如权利要求1所述的像素阵列基板，还包括：

一第一平坦层，设置于该第一绝缘层上，其中该第一绝缘层位于该第一平坦层与该些像素结构的该些主动元件之间，且该第一平坦层的一膜厚大于该第一绝缘层的一膜厚；

该些转接线设置于该第一平坦层上，且通过该第一平坦层的多个接触窗电性连接至该些栅极线。