[发明专利]一种用于高速高带宽比较器的直流失调自动校准电路

说明书

本发明属于直流电压失调校准领域，具体涉及一种用于高速高带宽比较器的直流失调自动校准电路，该电路包括第一短路开关、第二短路开关、比较器、校准逻辑电路以及栅压产生电路；所述第一短路开关与比较器的正极连接；所述第二短路开关与比较器的负极连接；所述比较器的输出端与所述校准逻辑电路的输入端连接；所述校准逻辑电路的输出端与所述栅压产生电路的输入端连接，所述栅压产生电路的输出端连接到比较器中，构成直流失调自动校准电路；通过在再生锁存器输入差分对上并联一对MOS管作为压控有源电阻，改变它们的栅端电压，实现对比较器的直流失调的校准。

技术领域

本发明属于直流电压失调校准领域，具体涉及一种用于高速高带宽比较器的直流失调自动校准电路。

背景技术

动态比较器有响应速度快、功耗小的优点，但由于其一般为伪差分结构，所以对器件的失配更加敏感，直流失调更大，所以动态比较器前一般有预放大器，在抑制直流失调的同时兼有隔离回踢噪声的作用。增益较高的预放大器能够有效地将动态比较器的直流失调控制在很低的水平，但在对比较器附加相移有要求的场合，要在实现低相移的同时实现高增益，预放大器的功耗将比较高，不适用于对功耗要求较高的应用。所以在这些场合下需要对比较器及与放大器的直流失调进行校准。

传统的电容采样式的模拟校准方法只校准预放大器的直流失调且每周期都有校准过程，所以只适用于采样速度低而且预放大器增益高的场合。一些数字校准的方法在预放大器输出端加数字控制的补偿电路以人为引入直流偏置抵消预放大器与比较器的直流失调。此种方法需要在预放大器输出端增加可观的寄生电容，从而降低预放大器带宽，影响预放大器的相移特性。

发明内容

为解决以上现有技术存在的问题，本发明提出了一种用于高速高带宽比较器的直流失调自动校准电路，该电路包括第一短路开关、第二短路开关、比较器、校准逻辑电路以及栅压产生电路；所述第一短路开关与比较器的正极连接；所述第二短路开关与比较器的负极连接；所述比较器的输出端与所述校准逻辑电路的输入端连接；所述校准逻辑电路的输出端与所述栅压产生电路的输入端连接，所述栅压产生电路的输出端连接到比较器中，构成直流失调自动校准电路。

优选的，比较器包括预放大器和再生锁存器；所述预放大器包括一对MOS管和固定电流偏置差分对；将MOS管作为有源电阻，并采用二极管接法将MOS管作为负载，将固定电流偏置差分对作为输入工作器件；预放大器在对输入信号进行处理的过程包括将输入的信号和参考电压相减，经过缓冲后输出；所述再生锁存器包括一对差分管、再生核心以及一对NMOS管；差分管输入端与预放大器的输出端连接，差分管输出端与再生核心的输入端连接，将所述NMOS管并联在输入差分管上，构成再生锁存器；再生锁存器对信号进行处理的过程包括预放大器的输出信号经过一对差分管放大候输入到再生核心中；再生核心对放大信号的时钟沿放大到满摆幅后锁存；采用一对NMOS管对再生锁存器的偏置电压进行调整，从而补充整个电路的失调电压。

进一步的，再生锁存器中采用的有源电阻MOS管的宽长比小于输入差分对管的宽长比。

进一步的，再生核心为由两个NMOS管和两个PMOS管组成一对交叉耦合的反相器。

优选的，所述校准逻辑电路包括计数器和译码器；所述计数器与译码器连接，且比较器输出的信号经过方向判断后分别输入到计数器和译码器中。

进一步的，所述计数器由计数单元和控制门组成，用于从低到高计数，直到比较器的输出值发生翻转，使得比较器的直流失调被校准到最小；所述译码器为多输入多输出组合逻辑电路器件，用于将计数器输出的值进行编译成独热码，用来控制栅压产生电路。

优选的，所述栅压产生电路包括开关阵列和分压电路；所述开关阵列的输入端与校准逻辑电路的输出端连接；校准逻辑电路输出的信号通过开关阵列后输入到分压电路中，经过分压电路校准的栅压再通过开关阵列反馈到比较器中；所述分压电路由至少2个电阻进行串联，形成电阻串；将电阻串的正极连接电源，负极接地；从电阻串的各个节点处抽出电压，并采用去耦电容稳定电压，使其作为有源电阻MOS管的栅端电压。