[发明专利]射频电源的校准方法、半导体工艺方法及设备

权利要求书

1.一种半导体工艺设备中射频电源的校准方法，所述半导体工艺设备包括多个工艺腔室、上射频电源和下射频电源，所述工艺腔室中设置有用于承载晶圆的基座，所述上射频电源用于激发所述工艺腔室中的工艺气体形成等离子体，所述下射频电源用于向所述基座加载射频偏压；其特征在于，所述校准方法包括：

对于多个所述工艺腔室的同一个工艺步骤，获取该工艺步骤中多个所述工艺腔室对应的所述上射频电源与所述下射频电源的共同激励锁相角度的设定值；

根据预设的多个所述工艺腔室对应的所述共同激励锁相角度的校准值对所述设定值进行校准，以确定多个所述工艺腔室对应的所述共同激励锁相角度的实际值，所述校准值为在预设工艺条件下所述晶圆表面的偏压值最小时对应的所述共同激励锁相角度的值；

其中，根据以下公式对多个所述工艺腔室的所述设定值进行校准，以实现不同所述工艺腔室的耦合相位差趋于一致：

若α+θ＜360°，则M＝α+θ；

若α+θ≥360°，则M＝α+θ-360°；

其中，M为所述实际值；α为所述设定值；θ为所述校准值。

2.根据权利要求1所述的校准方法，其特征在于，通过以下步骤确定所述校准值：

获得在所述预设工艺条件下所述共同激励锁相角度与所述晶圆表面的偏压值的对应关系曲线；

基于所述对应关系曲线，确定所述偏压值的最小值及其对应的所述共同激励锁相角度的值。

3.根据权利要求2所述的校准方法，其特征在于，所述获得在所述预设条件下所述共同激励锁相角度与所述晶圆表面的偏压值的对应关系曲线，具体包括：

采用所述预设工艺条件对所述工艺腔室分别进行多次测试工艺，并在进行多次所述测试工艺的过程中，按时间先后顺序依次设定多个所述共同激励锁相角度的测试值，并在每次设定之后采集和存储对应的所述晶圆表面的偏压值；其中，当次设定的所述测试值比上一次设定的所述测试值增加指定差值，且第一次设定的所述测试值为0°，最后一次设定的所述测试值为360°；

根据各个所述测试值和对应的各个所述偏压值，获得所述共同激励锁相角度与所述晶圆表面的偏压值的对应关系曲线。

4.根据权利要求3所述的校准方法，其特征在于，所述按时间先后顺序依次设定多个所述共同激励锁相角度的测试值，并在每次设定之后采集和存储对应的所述晶圆表面的偏压值，具体包括：

按时间先后顺序依次设定多个所述共同激励锁相角度的测试值；

在每次设定一个所述测试值之后，且在设定下一个所述测试值之前，当所述上射频电源与所述下射频电源均实现阻抗匹配时，每经过预设时间间隔采集所述晶圆表面的偏压值，直至采集到的所述偏压值的数量达到预设数量，然后计算所述预设数量的所述偏压值的平均值，并进行存储。

5.根据权利要求3所述的校准方法，其特征在于，所述根据各个所述测试值和对应的各个所述偏压值，获得所述共同激励锁相角度与所述晶圆表面的偏压值的对应关系曲线，具体包括：

根据各个所述测试值和对应的各个所述偏压值，拟合获得所述对应关系曲线。

6.根据权利要求3所述的校准方法，其特征在于，所述在进行多次所述测试工艺的过程中，按时间先后顺序依次设定多个所述共同激励锁相角度的测试值，具体包括：

在进行多次所述测试工艺的过程中，始终将所述上射频电源与所述下射频电源中的一者输出波形的相位角维持在0°，并按时间先后顺序依次将所述上射频电源与所述下射频电源中的另一者输出波形的相位角设定为多个所述测试值。

7.根据权利要求6所述的校准方法，其特征在于，在进行多次所述测试工艺的过程中，将所述上射频电源输出波形的相位角维持在0°，并按时间先后顺序依次将所述下射频电源输出波形的相位角设定为多个所述测试值。

8.一种半导体工艺方法，包括至少一个涉及等离子体激发和射频偏压加载的工艺步骤，其特征在于，所述半导体工艺方法，具体包括：

在所述工艺步骤开始时，采用权利要求1-7任意一项所述的校准方法，获得所述实际值；

基于所述实际值执行所述工艺步骤。