[发明专利]AVS3的模式决策电路结构、模式决策方法及电子设备

权利要求书

1.一种AVS3的模式决策电路结构，其特征在于，包括a阶处理电路和比较电路；其中，a为非负整数；

所述a阶处理电路用于在AVS3下直接处理尺寸为（2^an）×（2^an）的最大编码单元，得到至少一个率失真优化值；其中，基本编码单元的尺寸为n×n，n为正整数；

所述比较电路用于比较所述至少一个率失真优化值，确定代价值最小的率失真优化值以及所述代价值最小的率失真优化值所对应的模式；

其中，在a=0的情况下：

所述a阶处理电路包括并行的第三非划分模式处理电路、第三二叉树水平划分模式处理电路和第三二叉树垂直划分模式处理电路；所述第三非划分模式处理电路、所述第三二叉树水平划分模式处理电路和所述第三二叉树垂直划分模式处理电路用于分别对所述基本编码单元进行第三非划分模式处理、第三二叉树水平划分模式处理和第三二叉树垂直划分模式处理，分别得到至少一个第四率失真优化值；

所述比较电路用于比较所述至少一个第四率失真优化值，确定其中代价值最小的第四率失真优化值，并确定所述代价值最小的第四率失真优化值所对应的模式。

2.根据权利要求1所述的AVS3的模式决策电路结构，其特征在于，所述AVS3的模式决策电路结构还包括色度处理电路，所述色度处理电路用于处理当前最大编码单元的上一个最大编码单元的色度信息；所述当前最大编码单元为所述a阶处理电路当前所正在处理的最大编码单元。

3.根据权利要求1所述的AVS3的模式决策电路结构，其特征在于，根据a≥2，所述a阶处理电路包括互相平行的a阶四叉树划分模式处理电路和a阶串行处理电路；

所述a阶串行处理电路包括串联的第一非划分模式处理电路、第一二叉树水平划分模式处理电路和第一二叉树垂直划分模式处理电路；

所述a阶四叉树划分模式处理电路包括用于进行四次调用的（a-1）级处理电路，所述（a-1）级处理电路的（a-1）级四叉树划分模式处理电路包括用于进行四次调用的（a-2）级处理电路，依次类推；

所述第一非划分模式处理电路、所述第一二叉树水平划分模式处理电路和所述第一二叉树垂直划分模式处理电路分别依次用于对所述最大编码单元进行第一非划分模式处理、第一二叉树水平划分模式处理和第一二叉树垂直划分模式处理，得到至少一个第一率失真优化值；

所述a阶四叉树划分模式处理电路用于通过四次调用（a-1）级处理电路处理所述最大编码单元，得到至少一个第二率失真优化值；

所述比较电路用于比较所述至少一个第一率失真优化值和所述至少一个第二率失真优化值，确定其中代价值最小的率失真优化值，并确定所述其中代价值最小的率失真优化值所对应的模式。

4.根据权利要求1所述的AVS3的模式决策电路结构，其特征在于，根据a=1，a阶处理电路包括用于进行四次调用的0阶处理电路；

所述0阶处理电路包括并行的第二非划分模式处理电路、第二二叉树水平划分模式处理电路和第二二叉树垂直划分模式处理电路；

所述第二非划分模式处理电路、所述第二二叉树水平划分模式处理电路和所述第二二叉树垂直划分模式处理电路用于分别对所述基本编码单元进行第二非划分模式处理、第二二叉树水平划分模式处理和第二二叉树垂直划分模式处理；

所述a阶处理电路用于通过四次调用所述0阶处理电路得到至少一个第三率失真优化值；

所述比较电路用于比较通过四次调用所述0阶处理电路所得到所述第三率失真优化值，确定代价值最小的第三率失真优化值，并确定所述代价值最小的第三率失真优化值所对应的模式。

5.根据权利要求1、3和4中任一项所述的AVS3的模式决策电路结构，其特征在于，第一二叉树水平划分模式处理电路和/或第二二叉树水平划分模式处理电路包括扩展四叉树水平划分模式处理电路。

6.根据权利要求1、3和4中任一项所述的AVS3的模式决策电路结构，其特征在于，第一二叉树垂直划分模式处理电路和/或第二二叉树水平划分模式处理电路包括扩展四叉树垂直划分模式处理电路。