[发明专利]基于LPF的电荷双向补偿电路

权利要求书

1.一种基于LPF的电荷双向补偿电路，其特征在于，所述电路包括：

LPF，包括连接于V_REF节点和V_{REF_RC}节点之间的滤波电阻R_lpf、连接于V_{REF_RC}节点和基准电位之间的滤波电容C_lpf、及与滤波电容C_lpf并联的负载；

控制单元，用于根据负载的变化产生控制信号；

第一电荷补偿单元，与V_REF节点和V_{REF_RC}节点电性连接，且与控制单元电性连接；

第二电荷补偿单元，与V_REF节点和V_{REF_RC}节点电性连接，且与第一电荷补偿单元电性连接；

所述第一电荷补偿单元和第二电荷补偿单元用于在负载变化时补偿电荷，以使V_{REF_RC}节点的电压等于V_REF节点的电压；

所述第一电荷补偿单元包括第一PMOS管、第一电阻、第一电容、第二偏置电流源、第三NMOS管及第四NMOS管，第一电荷补偿单元用于在负载减小时补偿电荷，以使V_{REF_RC}节点的电压等于V_REF节点的电压，其中：

第一PMOS管的源极与V_{REF_RC}节点相连，漏极和背体与V_REF节点相连，栅极与第一电容的第一端相连，第二偏置电流源电性连接于第一电容的第二端和电源电压之间，第一电阻电性连接于V_GPC节点和V_GP1节点之间，V_GP1节点为第一PMOS管的栅极和第一电容的第一端之间的节点，第二偏置电流源和第一电容的第二端之间的节点为V_B1节点；

第三NMOS管的栅极与控制信号相连，源极和背体分别与基准电位相连，漏极与V_B1节点相连；

第四NMOS管的栅极与第四NMOS管的漏极相连，源极和背体分别与基准电位相连，漏极与V_B1节点相连；

所述第二电荷补偿单元包括第二PMOS管、第二电阻、第二电容、第三偏置电流源、第五NMOS管及第六NMOS管，第二电荷补偿单元用于在负载增大时补偿电荷，以使V_{REF_RC}节点的电压等于V_REF节点的电压，其中：

第二PMOS管的源极与V_{REF_RC}节点相连，漏极和背体与V_REF节点相连，栅极与第二电容的第一端相连，第三偏置电流源电性连接于第二电容的第二端和电源电压之间，第二电阻电性连接于V_GPC节点和V_GP2节点之间，V_GP2节点为第二PMOS管的栅极和第二电容的第一端之间的节点，第三偏置电流源和第二电容的第二端之间的节点为V_B2节点；

第五NMOS管的栅极与V_B1节点相连，源极和背体分别与基准电位相连，漏极与V_B2节点相连；

第六NMOS管的栅极与第六NMOS管的漏极相连，源极和背体分别与基准电位相连，漏极与V_B2节点相连；

所述电路包括：

初始状态，V_GPC节点的电压大于V_REF节点的电压，第一PMOS管和第二PMOS管均关闭，V_B0为高电压，V_B1为低电压；

第一状态，负载增大时，V_B0为低电压，V_B1为一偏置电压，V_B2被拉低，V_GP2变低，第二PMOS管瞬间导通，电流由V_REF节点流向V_{REF_RC}节点，避免负载增大引起V_{REF_RC}电压的下降；

第二状态，负载减小时，V_B0为高电压，V_B1为低电压，V_GP1变低，第一PMOS管瞬间导通，电流由V_{REF_RC}节点流向V_REF节点，避免负载减小引起V_{REF_RC}电压的升高。