[发明专利]自适应地址跟踪

说明书

本申请涉及自适应地址跟踪。所描述的设备和方法跟踪与相应地址范围内的活动有关的存取元数据。所述存取元数据可用于通知所述相应地址范围内的预取操作。所述预取操作可涉及从覆盖所述相应范围的存取元数据导出存取模式。然而，对于精确模式检测，合适的地址范围大小在地址空间的不同区域之间可能会有很大的差异，尤其是基于由利用所述区域的程序产生的工作负载。有利地，所描述的设备和方法可以调适由所述存取元数据覆盖的所述地址范围，以提高预取性能。

相关申请的交叉引用

本申请是2020年7月14日提交的第16/928,932号美国专利申请的延续申请，其公开内容通过引用整体并入本文。

技术领域

本申请涉及自适应地址跟踪。

背景技术

为了有效地操作，一些计算系统包含分级存储器系统，其可以包含多级存储器。这里，有效操作意味着成本效率和速度效率。较快的存储器通常比相对较慢的存储器更昂贵，因此设计者试图平衡它们的相对成本和收益。一种方法是使用较少量的较快存储器和较大量的较慢存储器。与较慢的存储器相比，较快的存储器被部署在分层存储器系统中的较高层，使得优先存取较快的存储器。相对较快的存储器的实例被称为高速缓冲存储器。相对较慢的存储器的实例是后备存储器，其可以包含主存储器、主存储器、后备存储器等。

高速缓冲存储器可通过使用例如高性能存储器单元来存储和检索后备存储器的数据来加速数据操作。高性能存储器单元使高速缓冲存储器能够比后备存储器更快地响应存储器请求。因此，高速缓冲存储器可以基于存在于高速缓存中的所需数据实现来自存储器系统的更快响应。一种增加所需数据存在于高速缓存中的可能性的方法是在请求数据之前预取数据。为此，预取系统试图预测处理器将请求哪些数据，然后将该预测的数据加载到高速缓存中。虽然预取系统可使高速缓冲存储器更可能加速存储器存取操作，但数据预取可引入工程师和其它计算机设计者努力克服的操作复杂性。

发明内容

在一方面，本申请提供了一种方法，其包括：通过数据结构的多个层内的节点表示存储器地址空间的地址范围，数据结构的多个层中的每一层分别对应于多个地址范围大小中的地址范围大小；在数据集的条目内保持存取元数据，数据集的每个条目与数据结构的相应节点相关联并且覆盖由相关联的节点表示的地址范围；至少部分地基于与预取性能有关的一或多个度量，修改数据结构；以及响应于修改数据结构，更新由数据集的条目中的至少一个覆盖的至少一个地址范围。

在另一方面，本申请进一步提供了一种设备，其包括：存储器；接口，其经配置以接收涉及存储器地址空间的地址的命令的指示；以及耦合到存储器和接口的逻辑，逻辑经配置以：在存储器内保持数据结构，数据结构经配置以通过数据结构的多个层内的节点表示存储器地址空间的地址范围，多个层中的每一层分别对应于多个地址范围大小中的地址范围大小；响应于指示将存取元数据存储在存储器内，存取元数据存储在数据集的条目内，数据集的每个条目与数据结构的相应节点相关联并且覆盖由相关联的节点表示的地址范围；至少部分地基于与由数据结构表示的地址范围中的一或多个内的预取性能有关的至少一个度量，修改数据结构；以及响应于数据结构的修改，更新由数据集的条目中的至少一个覆盖的至少一个地址范围。

在又一方面，本申请进一步提供了一种系统，其包括：用于通过在存储器内保持的数据结构的多个层内的节点表示存储器地址空间的地址范围的构件，数据结构的多个层中的每一层分别对应于多个地址范围大小中的地址范围大小；用于在存储器内保持存取元数据的构件，在数据集的条目内保持存取元数据，数据集的每个条目与数据结构的相应节点相关联并且覆盖由相关联的节点表示的地址范围；用于至少部分地基于与预取性能有关的至少一个度量修改数据结构的构件；以及用于响应于数据结构的修改而更新由数据集的条目中的至少一个覆盖的至少一个地址范围的构件。

附图说明

在本文中参考以下附图描述了自适应地址跟踪的一或多个方面的细节。在所有附图中使用相同的附图标记来表示相同的特征和组件：