[发明专利]一种面向异构众核处理器的芯片测试方法及装置

说明书

本发明公开了一种面向异构众核处理器的芯片测试方法及装置，该方法包括识别待测异构众核处理器中的各控制核心和各运算核组；在各控制核心中装载相同的控制核心测试向量，并在各运算核心中装载相同的运算核心测试向量；获取待测异构众核处理器的设计频率，在测试环境中分别对所述控制核心测试向量与运算核心测试向量进行并行测试；基于两两比较运算核心测试向量的第一运算结果得到运算核心测试向量的第一测试结果，并基于控制核心测试向量的第二运算结果得到控制核心测试向量的第二测试结果后，合并第一测试结果与第二测试结果，得到最终测试结果。本发明实现了有效减少单片测试，降低测试成本，简化了异构众核处理器芯片的分类标准。

技术领域

本申请涉及集成电路测试技术领域，具体而言，涉及一种面向异构众核处理器的芯片测试方法及装置。

背景技术

随着半导体工艺的快速发展，单个芯片上集成大量核心的众核处理器以其超强算力逐渐走向主流。尤其是应用对并行计算的迫切需求，包含多个控制核心与超多运算核心的异构众核处理器已经广泛应用于高性能计算领域。

目前已发布的异构众核处理器集成晶体管数量都在亿级以上，包含核心数一般超过百个，使用的制造工艺往往也是最先进的制程，所以异构众核处理器不论在晶圆测试还是封装测试方面都面临一些挑战。一是测试时间成本方面，在工艺参数测试项目多，功能测试覆盖面全的测试要求下，异构众核处理器芯片的单片测试时间理论上要比普通处理器的测试时间增长数倍。二是芯片的分类标准方面，由于异构众核处理器芯片一般会包含多个控制核心与超多运算核心，在制造良率不高的情况下，或者在考虑产品成本方面，需要对异构众核处理器芯片进行多个bin（二进制文件）的分类测试，每个bin的分类标准制定将是比较复杂的一项工作。

发明内容

为了解决上述问题，本申请实施例提供了一种面向异构众核处理器的芯片测试方法及装置。

第一方面，本申请实施例提供了一种面向异构众核处理器的芯片测试方法，所述方法包括：

识别待测异构众核处理器中的各控制核心和各运算核组，每个所述运算核组包括若干个运算核心；

在各所述控制核心中装载相同的控制核心测试向量，并在各所述运算核心中装载相同的运算核心测试向量；

获取所述待测异构众核处理器的设计频率，基于所述设计频率在测试环境中分别对所述控制核心测试向量与运算核心测试向量进行并行测试；

基于两两比较所述运算核心测试向量的第一运算结果得到所述运算核心测试向量的第一测试结果，并基于所述控制核心测试向量的第二运算结果得到所述控制核心测试向量的第二测试结果后，合并所述第一测试结果与第二测试结果，得到最终测试结果。

优选的，所述控制核心和所述运算核组的数量相同。

优选的，所述在各所述控制核心中装载相同的控制核心测试向量，并在各所述运算核心中装载相同的运算核心测试向量，包括：

基于广播式数据传输方式，通过低频串口向各所述控制核心中装载相同的控制核心测试向量，并在各所述运算核心中装载相同的运算核心测试向量。

优选的，所述获取所述待测异构众核处理器的设计频率，基于所述设计频率在测试环境中分别对所述控制核心测试向量与运算核心测试向量进行并行测试，包括：

获取所述待测异构众核处理器的设计频率，根据预设拉偏幅度对所述设计频率进行拉偏，得到频率拉偏范围；

将所述频率拉偏范围划分为若干段，将各段设置为不同测试频率等级；

根据各所述测试频率等级，在测试环境中分别对所述控制核心测试向量与运算核心测试向量进行并行测试。

优选的，所述基于两两比较所述运算核心测试向量的第一运算结果得到所述运算核心测试向量的第一测试结果，包括：

获取每个所述运算核心的预设坐标号，基于所述预设坐标号确定所述运算核心所处坐标区域；