[发明专利]一种用于芯片的嵌入式封装结构及其制作方法

说明书

本发明公开了一种用于芯片的嵌入式封装结构，包括基板、衬底、胶体，基板上开设有容置槽，衬底安装于基板底部，芯片安装于容置槽内，使用塑模将胶体注塑于所述基板上或者直接使用绝缘胶膜压合于所述基板上；上述用于芯片的嵌入式封装结构的有益效果为：通过金线将芯片邦定于容置槽内，有效降低封装结构整体厚度，相应缩减终端产品体积或增加实现其他功能的空间；将衬底安置于基板的底部，提升封装可靠性，不仅提升了芯片衬底面的平整度而且可以根据衬底物料特性提升其他产品特性；降低过程报废成本，芯片和封装基板封装测试前可以实现独立检验，挑选良品进行封装测试，避免封装测试前的不良产品产生；实现多芯片封装（2.5D或3D封装）。

技术领域

本发明涉及及半导体封装的技术领域，具体为一种用于芯片的嵌入式封装结构及其制作方法。

背景技术

目前的芯片封装一般有两种方法：1、芯片搭载在封装基板表面；2、芯片内埋在封装基板里面，上述两种方法都存在一定的缺陷。

第一种方法增加了封装体的整体厚度、对封装基板表面平整度要求高；第二种方法过程报废成本较高（芯片和封装载板任一不良，整体报废），加工难度极高，品质检验困难。

发明内容

基于此，有必要提供一种用于芯片的嵌入式封装结构及其制作方法。降低了封装结构的整体厚度、提升了封装可靠性、降低过程报废成本、实现多芯片封装。

一种用于芯片的嵌入式封装结构，包括基板、衬底、胶体，所述基板上开设有容置槽，所述衬底安装于所述基板底部，芯片安装于所述容置槽内，使用塑模将所述胶体注塑于所述基板上或者直接使用绝缘胶膜压合于所述基板上；

所述基板制作的方法为：

第一步、钻孔；

第二步、孔金属化；

第三步、内层线路制作；

第四部、叠层；

第五步、层间导通；

第六步、外层线路制作；

第七步、阻焊；

第八步、表面处理；

第九步、开设容置槽；

第十步、安置衬底。

在其中一个实施例中，

第一步、在基板上开设有容置槽；

第二步、将衬底安置于所述基板的底部；

第三步、通过金线将芯片邦定于所述容置槽内；

第四步、使用塑模将胶体注塑于所述基板上或者直接使用绝缘胶膜压合于所述基板上；

所述基板制作的方法为：

第一步、钻孔；

第二步、孔金属化；

第三步、内层线路制作；

第四部、叠层；

第五步、层间导通；

第六步、外层线路制作；

第七步、阻焊；

第八步、表面处理；

第九步、开设容置槽；

第十步、安置衬底。

在其中一个实施例中，所述内层线路制作的方法包括标准减成法或改良半加成法或半加成法中的一种。

在其中一个实施例中，所述标准减成法为：

第一步、压膜；

第二步、曝光；

第三步、显影；

第四步、蚀刻；

第五步、脱膜。

在其中一个实施例中，所述改良半加成法为：

第一步、开料；

第二步、减铜；

第三步、压膜；

第四步、曝光；

第五步、显影；