[发明专利]具备机内实时图像处理功能的SCMOS成像电路及方法

权利要求书

1.一种具备机内实时图像处理功能的SCMOS成像电路，其特征在于：包括SCMOS探测器(1)、FPGA(2)、复位帧乒乓缓存器(3)、数据输出接口(4)和电源管理模块；

所述FPGA(2)与SCMOS探测器(1)连接，用于向SCMOS探测器(1)发送探测器驱动信号，以及接收SCMOS探测器(1)输出的图像信号；所述图像信号包括背景帧和数据帧；

所述复位帧乒乓缓存器(3)包括两个DDR缓存(31)，作为一级缓存，所述DDR缓存(31)为镁光DDR颗粒，两个DDR缓存(31)分别与FPGA(2)连接，用于采用乒乓缓存方式存储图像信号中的背景帧；

所述FPGA(2)内设有第一缓存FIFO(51)和第二缓存FIFO(52)，通过FPGA内部存储资源生成缓存，为DDR缓存增加了二级缓存，第一缓存FIFO(51)用于缓存图像信号中的数据帧，第二缓存FIFO(52)用于缓存DDR缓存(31)中背景帧；通过缓存FIFO，将DDR缓存和SCMOS探测器(1)输出的信号都转换到FPGA(2)内部时钟域；

DDR缓存的容量大于缓存FIFO的容量；

所述FPGA(2)用于读取第一缓存FIFO(51)的数据帧和第二缓存FIFO(52)的背景帧并进行逐行相减，得到图像帧；

所述数据输出接口(4)与FPGA(2)连接，用于将图像帧输出给采集卡；

所述电源管理模块用于向SCMOS探测器(1)、FPGA(2)、复位帧乒乓缓存器(3)供电。

2.根据权利要求1所述具备机内实时图像处理功能的SCMOS成像电路，其特征在于：所述SCMOS探测器(1)采用仙童公司CIS2521探测器，其具备2560×2160分辨率，6.5um×6.5um像元尺寸；

所述FPGA(2)为Xilinx公司工业级XC7K325T。

3.根据权利要求1或2所述具备机内实时图像处理功能的SCMOS成像电路，其特征在于：所述数据输出接口(4)采用CamLink接口。

4.根据权利要求3所述具备机内实时图像处理功能的SCMOS成像电路，其特征在于：所述DDR缓存(31)采用MT41J128M8DA-125。

5.一种具备机内实时图像处理功能的SCMOS成像方法，其特征在于，包括以下步骤：

1)获取待测目标的图像信号

FPGA(2)驱动SCMOS探测器(1)成像，SCMOS探测器(1)获取待测目标的图像信号并输出给FPGA(2)；

所述图像信号包括背景帧和数据帧；

2)背景帧缓存

在图像背景帧到来时，采用乒乓缓存方式将背景帧缓存在DDR缓存(31)中，背景帧完成整帧数据缓存后，读出第一行背景像元到第二缓存FIFO(52)，等待数据帧的到来；

3)处理数字图像信息

3.1)数据帧到来时，将数据帧的数据像元依次缓存到第一缓存FIFO(51)中，在存满一整行数据像元后，读出并与步骤2)的第一行背景像元进行相减，相减后的图像像元通过数据输出接口(4)输出；

3.2)第二缓存FIFO(52)读出步骤2)整帧数据的第二行背景像元，在第一缓存FIFO(51)缓存过程中，再次存满一整行数据像元后，读出并与第二行背景像元进行相减，相减后的图像像元通过数据输出接口(4)输出；

3.3)利用步骤3.2)的方法，依次完成整帧所有行数据像元与背景像元的相减，并通过数据输出接口(4)将相减后的图像像元逐行输出，得到去除探测器暗电平的图像帧。

6.一种具备机内实时图像处理功能的SCMOS成像方法，其特征在于，包括以下步骤：

1)获取待测目标的图像信号

FPGA(2)驱动SCMOS探测器(1)成像，SCMOS探测器(1)获取待测目标的图像信号并输出给FPGA(2)；

所述图像信号包括背景帧和数据帧；

2)背景帧缓存

在图像背景帧到来时，采用乒乓缓存方式将背景帧缓存在DDR缓存(31)中，背景帧完成整帧数据缓存后，等待数据帧的到来；

3)处理数字图像信息

3.1)数据帧到来时，将数据帧的数据像元依次缓存到第一缓存FIFO(51)中，同时从步骤2)的DDR缓存(31)中逐行读出一行背景像元到第二缓存FIFO(52)；

3.2)在第一缓存FIFO(51)缓存过程中，第一缓存FIFO(51)每存满一整行数据像元后，读出与步骤3.1)读出的一行背景像元进行逐行相减，并通过数据输出接口(4)将相减后的图像像元逐行输出，完成整帧所有行数据像元与背景像元的相减，得到去除探测器暗电平的图像帧。