[发明专利]接合用晶片结构及其制造方法

说明书

本发明提供一种接合用晶片结构及其制造方法，所述接合用晶片结构包括支撑基板、接合层以及碳化硅层。接合层形成在支撑基板的表面，碳化硅层接合在所述接合层上，其中碳化硅层的碳面与接合层直接接触。所述碳化硅层的基面线性差排缺陷(BPD)在1000ea/cm²～20000ea/cm²之间，所述碳化硅层的总厚度变异量(TTV)大于所述支撑基板的总厚度变异量，所述碳化硅层的直径等于或小于所述支撑基板的直径。所述接合用晶片结构的TTV小于10μm、弯曲度(Bow)小于30μm以及翘曲度(Warp)小于60μm。

技术领域

本发明涉及一种半导体接合技术，尤其涉及一种接合用晶片结构及其制造方法。

背景技术

外延(Epitaxy)是指在晶片上长出新结晶，以形成半导体层的技术。由于以外延工艺所形成的膜层具有纯度高、厚度控制性佳等优点，因此已经广泛应用于射频器件或功率器件的制造中。

然而，一般外延成长的晶片或晶锭，因为邻近晶种的外延结构缺陷多、应力大，所以通常舍弃不用，只保留品质较佳的外延结构，导致废弃成本增加。

发明内容

本发明是针对一种接合用晶片结构，能降低成本并将品质差的碳化硅晶片转用至接合用基板。

本发明另针对一种接合用晶片结构的制造方法，可制作出应用于射频器件或功率器件的外延工艺的接合用晶片结构。

根据本发明的实施例，一种接合用晶片结构包括支撑基板、接合层以及碳化硅层。接合层形成在支撑基板的表面，碳化硅层接合在所述接合层上，其中碳化硅层的碳面与接合层直接接触。所述碳化硅层的基面线性差排缺陷(BPD)在1000ea/cm²～20000ea/cm²之间，所述碳化硅层的总厚度变异量(TTV)大于支撑基板的总厚度变异量，所述碳化硅层的直径等于或小于支撑基板的直径。所述接合用晶片结构的TTV小于10μm、弯曲度(Bow)小于30μm以及翘曲度(Warp)小于60μm。

在根据本发明的实施例的接合用晶片结构中，上述接合层的软化点(softeningpoint)在50℃～200℃之间、厚度小于100μm以及均匀度(Uniformity)小于10％。

在根据本发明的实施例的接合用晶片结构中，上述支撑基板的总厚度变异量小于3μm、弯曲度小于20μm、翘曲度小于40μm以及杨氏模数大于160GPa。

在根据本发明的实施例的接合用晶片结构中，上述支撑基板包括单层或多层结构，且上述接合层包括单层或多层结构。

在根据本发明的实施例的接合用晶片结构中，上述碳化硅层与上述支撑基板的同圆心率小于1mm。

在根据本发明的实施例的接合用晶片结构中，上述接合用晶片结构还可包括外延用碳化硅基板，接合在上述碳化硅层的硅面，其中外延用碳化硅基板的基面线性差排缺陷小于碳化硅层的基面线性差排缺陷，且外延用碳化硅基板的应力小于碳化硅层的应力。

在根据本发明的实施例的接合用晶片结构中，上述接合用晶片结构还可包括离子注入区，形成在所述外延用碳化硅基板内，其中离子注入区距离外延用碳化硅基板与碳化硅层的接合面约在1μm以内。

在根据本发明的实施例的接合用晶片结构中，上述碳化硅层的厚度小于500μm，且上述接合用晶片结构的厚度小于2000μm。