[发明专利]一种内线帧转移CCD的像元倍增及信号转移控制方法

说明书

本发明公开了一种内线帧转移CCD的像元倍增及信号转移控制方法，包括光敏区接受光子照射并产生光电子信号、光电子信号积分及倍增、光电子信号的转移、光电子信号的快态转移以及光电子信号的读出，通过在驱动时序上将内线帧转移CCD的工作过程分为光电子信号的收集、积分、转移、快态转移以及读出等过程，保证内线帧转移CCD的微弱目标探测性能，能够有效提高内线帧转移CCD的探测灵敏度。

技术领域

本发明涉及CCD像元倍增及信号转移方式技术领域，特别是涉及一种内线帧转移CCD的像元倍增及信号转移控制方法。

背景技术

传统CCD一般分为线阵类型CCD（Linear CCD）、全帧转移类型（Full FrameTransfer CCD）、帧转移类型（Frame Transfer CCD）、内线转移类型（Interline TransferCCD）、时间延迟积分型（Time Delay IntegrationCCD）、电子倍增型（ElectronMultiplyingCCD）等几种类型的CCD，每种类型CCD有其性能特点和光谱探测优势，应用于不同场景和领域。

内线帧转移CCD（IFT CCD：Interline Frame TransferCharged Coupled Device）为新提出的CCD结构。基于像元级倍增IFT CCD原理，IFT CCD在光积分阶段，探测信号较弱的目标物体时，需要像元倍增功能将探测的信号放大，提高IFT CCD的探测灵敏度。而IFTCCD像元倍增时，像元倍增栅需施加较高的电压，会影响像元倍增栅下方像元转移栅、垂直转移栅的驱动高、低电平切换，引入较大串扰，进而影响IFT CCD的整体功能。

发明内容

本发明提供一种内线帧转移CCD的像元倍增及信号转移控制方法，以解决现有技术中在对像元倍增栅施加较高的电压时，会引入较大串扰，进而影响IFT CCD整体功能的问题。

为解决上述问题，本发明提供一种内线帧转移CCD的像元倍增及信号转移控制方法，包括以下步骤：

S1：控制内线帧转移CCD的光敏区接受光子照射并产生光电子信号；

S2：对像元倍增栅施加高电平并保持，光电子信号在像元倍增栅的高电平产生的电场驱动下，由光敏区转移至像元倍增栅下的势阱中，并在转移过程中实现光电子信号的倍增，同时对像元转移栅施加低电平并保持，将光电子信号阻挡在像元倍增栅的一侧；

S3：光电子信号倍增完成后，将像元倍增栅由高电平切换为低电平以及将像元转移栅由低电平切换为高电平并保持，同时对第一垂直转移栅V2驱动相施加高电平并保持，倍增后的光电子信号沿信号输运通道由像元倍增栅转移至第一垂直转移栅V2驱动相的势阱中；

S4：对第一垂直转移栅V1驱动相、第一垂直转移栅V2驱动相和存储栅同时施加相同的快态转移脉冲，各像元结构的第一垂直转移栅内的光电子信号以相同的快态转移频率依次向下转移至存储栅中；

S5：控制水平移位寄存器对存储栅内暂存的光电子信号逐行读出。

进一步的，在步骤S1中，所述内线帧转移CCD包括从上至下依次设置的内线转移结构像元阵列、帧转移存储结构阵列和第二垂直转移栅，所述第二垂直转移栅下方连接有控制所述帧转移存储结构阵列内的光电子信号逐行读出的水平移位寄存器，所述水平移位寄存器的末端通过一过扫位连接有一倍增移位寄存器，所述倍增移位寄存器的末端通过一过扫位连接有一水平输出栅，所述水平输出栅通过一输出节点连接有一读出放大器。

进一步的，所述内线转移结构像元阵列包括多个像元结构，每一像元结构均包括一光敏区、环设在所述光敏区外沿的沟阻以及设于所述光敏区一侧的第一垂直转移栅；所述第一垂直转移栅具有从上至下依次设置的第一垂直转移栅V1驱动相和第一垂直转移栅V2驱动相，在所述第一垂直转移栅V1驱动相或第一垂直转移栅V2驱动相靠近光敏区的一侧从下至上依次层叠连接有转移势垒和像元转移栅；所述光敏区内还设有像元倍增结构，所述像元倍增结构与像元转移栅之间连接有像元倍增栅。