[发明专利]一种SoC芯片控制寄存器模块RTL代码自动生成方法

说明书

本发明公开了一种SoC芯片控制寄存器模块RTL代码自动生成方法，通过构建一种属性可配置的通用寄存器单元，根据控制寄存器模块中的寄存器单元的参数信息构建多级查找表，利用多层循环结构，确定通用寄存器的配置值，生成控制寄存器模块中寄存器单元和接口逻辑的RTL代码。本发明所提出的方法避免了繁琐且容易出错的手动代码编写，极大的提高了设计效率，降低了芯片设计风险和验证工作的复杂性。

技术领域

本发明涉及大规模数字集成电路设计领域，尤其涉及一种SoC芯片控制寄存器模块RTL代码自动生成方法。

背景技术

SoC芯片是一种集成电路的芯片，可以有效地降低电子/信息系统产品的开发成本，缩短开发周期，提高产品的竞争力，是未来集成电路业界将采用的最主要的产品开发方式。现代SoC芯片随着规模的不断发展，会集成越来越多的功能模块。绝大多数情况下，这些功能模块与处理器之间的数据通信、配置反馈是通过模块中的控制寄存器所完成的。在特定的功能模块中，会有用于数据读写、模式控制、状态反馈等多种类型的寄存器，这些不同寄存器的不同比特位域，分别连接到功能模块的数据发送逻辑，数据接收逻辑，模式控制逻辑以及状态反馈逻辑上，以支持处理器与功能模块之间的交互。数据读写寄存器用于处理器与功能模块间的数据传递，可以被处理器读或者写；模式控制寄存器用于处理器配置功能模块的某个参数，或者触发某个特殊行为，行为比较多样；状态反馈寄存器用于功能模块的状态记录，便于处理器进行查询，一般只需要可读。

这些寄存器由SoC设计之初确定的地址映射方式进行组织，并可以通过特定协议(如AHB总线协议、APB总线协议或者其他类似自定义协议)的信号接口，被处理器所访问。取决于特定功能模块的复杂度，该模块所需的寄存器数量少则几个，多则上百个。大规模数字集成电路设计使用RTL(Register Transfer Level，寄存器转换级电路)描述语言完成芯片的建模设计，利用设计自动化工具，将模型转换为标准库单元构成的网表文件，完成物理设计后流片生产。RTL建模是SoC芯片设计的第一步。在SoC设计开始后，不同功能模块的芯片设计工程师需要根据上述描述的过程，提前规划好功能模块所需寄存器的寄存器地址映射，各种类型的寄存器数量以及寄存器不同比特位域所对应的逻辑功能和类型，然后逐个进行寄存器的RTL建模实现，以及接口逻辑的建模实现。

综上所述，由于大规模SoC芯片所包含的功能模块数量众多，而不同功能模块又包含不同数量、不同功能、不同类型的控制寄存器模块，寄存器的总数量少则几十，多则成百上千。这造成SoC芯片设计中控制寄存器模块建模工作量巨大、繁琐且容易出错，设计人员难以保证规划好的寄存器设计方案，与最终实现的RTL建模一致性和正确性，给大规模SoC的设计和验证工作带来极大困难。

发明内容

为解决背景技术中存在的技术问题，本发明提出一种SoC芯片设计中控制寄存器模块RTL代码自动生成方法，有效避免了繁琐且易出错的控制寄存器模块RTL手动建模工作。

本发明提出一种SoC芯片控制寄存器模块RTL代码自动生成方法，其特征在于，包括：

构建通用寄存器单元；

确定控制寄存器模块中寄存器单元的参数信息并按照预定格式存放在可读文件中；

将可读文件作为输入文件，遍历其中的寄存器参数信息，构建参数信息的多级查找表；

根据多级查找表构建多层循环结构，从而确定通用寄存器单元的配置，生成控制寄存器模块中寄存器单元和接口逻辑的RTL代码。

优选地，所述寄存器单元的参数信息包括寄存器名称、寄存器地址以及每个比特位域中所需的多个位域特征；所述位域特征包括位域名称、位域范围、位域复位值、位域功能、位域属性。

优选地，所述构建参数信息的多级查找表具体包括：

将寄存器名称作为查找表索引，寄存器地址和位域名称作为查找表内容，构建一级查找表；