[发明专利]一种面向高性能处理器的防Spectre攻击的架构优化方法

说明书

本发明提出一种面向高性能处理器的防Spectre攻击的架构优化方法，属于处理器体系结构安全技术研究领域。本发明围绕DCache缓存数据的机制而改善现有高性能处理器的架构设计，检查所有发送到DCache的访存操作并标记危险访存、追踪该访存数据在DCache中的填充过程，并对于存储了追踪数据的缓存行开启数据倒计时以清除被推测装载的敏感数据。相比较于传统的抵御Spectre方案，本发明所提出的安全优化方案保证了高性能、高安全性以及低硬件开销。

技术领域

本发明涉及处理器体系结构的安全技术研究领域，具体涉及一种面向高性能处理器的防Spectre攻击的架构优化方法。

背景技术

现代高性能处理器均会采用推测执行技术来满足性能要求，但随着Spectre攻击的曝光和发展，此类处理器面领着前所未有的数据泄露和架构安全问题。ARM、英特尔(Intel)、超威半导体(AMD)和RISC-V旗下诸多高性能处理器均受到攻击，故面向高性能处理器的安全问题成为不可忽略的一大挑战之一。

当前工业界所提出的面向高性能处理器的防Spectre攻击的方法主要分为两类：创建可信执行环境和增添软件补丁。针对创建可信执行环境而言，该类方案虽有效保护了不同安全隔离区间的数据访问，但忽略了Spectre攻击可利用同个安全隔离区内受害者程序并窃取该区域内数据信息；同时该方案的实施较为复杂，依赖操作系统的支持来进行分区数据存储、提取、管理等。针对增添软件补丁而言，该类方案从信息流的角度出发去约束数据信息的执行方向与时间来保护处理器的数据安全，但是该类方案需要指定的编译器来支持修改后的指令集架构(ISA)，缺乏普遍性。虽然上述方案可有效地缓解处理器的安全问题，多数缓解方案均基于软件层面去提高代码或数据的安全执行度，但基于软件的解决方案通过引入冗余操作牺牲了性能，其次绕开直击Spectre攻击问题的本质：推测执行对缓存机制的影响，可能无法抵御多变的Spectre攻击变体。

发明内容

本发明的目的是为了克服现有技术所存在的不足而提出了一种面向高性能处理器的防Spectre攻击的架构优化方法。本发明围绕DCache缓存数据的机制而改善现有处理器架构设计，检查所有发送到DCache的访存操作并标记危险访存、追踪该访存数据在DCache中的填充过程并对于存储了被追踪数据的缓存行开启数据倒计时以清除被推测装载的数据。

为实现上述目的，本发明的一种面向高性能处理器的防Spectre攻击的架构优化方法具体步骤如下：

步骤1，检查访存操作的安全性

由于当引发推测执行的分支指令获取到真实的分支跳转结果时，推测执行将面临两种情况。第一种情况是当预测的分支跳转方向、目的地址与真实情况一致，则推测执行的指令能够提交结果，转换成架构层面可见状态。而另一种情况下，预测方向、目的跳转地址与真实执行情况向不一致时，处理器需要撤销所有由该分支引发的被推测执行的指令。但是那些被瞬态指令改变过的微架构状态却未得以妥善处理，为Spectre攻击创造了数据泄露的契机。

因此，为了帮助微架构状态在瞬态执行结束时完成恢复工作，本发明在DCache中设计了两个检查模块来对检查访存操作的安全性，两个检查模块分别为第一检查模块和第二检查模块；

所述第一检查模块用于对所有发送到DCache的访存操作进行检查，判断当前的访存操作是否为处于推测执行状态；

当前访存操作处于推测执行状态时，通过第二检查模块跟踪处于推测执行的访存操作，判断当前访存操作是否在DCache中产生数据缺失，如果当前访存操作在DCache中产生数据缺失，进入步骤2；反之，当前访存操作不属于危险操作，不进入步骤2；