[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，方法包括：提供基底，基底的顶部形成有栅极结构，栅极结构露出的基底上形成有第一层间介质层，第一层间介质层覆盖栅极结构的侧壁，栅极结构和第一层间介质层的顶部形成有刻蚀停止层，刻蚀停止层的顶部有第二层间介质层；在第二层间介质层中形成露出刻蚀停止层的第一开口，第一开口位于相邻栅极结构之间的第一层间介质层上方；在第一开口的侧壁形成阻挡层；形成贯穿第一开口底部的刻蚀停止层和第一层间介质层的第二开口；去除阻挡层；在第一开口和第二开口中形成导电插塞，导电插塞包括位于第一开口中的第一导电插塞、以及位于第二开口中的第二导电插塞。有利于提高第一导电插塞纵向尺寸的均一性。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。

为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与基底的导通是通过互连结构实现的。互连结构包括互连线和形成于接触开口内的接触孔插塞。接触孔插塞与半导体器件相连接，互连线实现接触孔插塞之间的连接，从而构成电路。晶体管结构内的接触孔插塞包括位于栅极结构表面的栅极接触孔插塞，用于实现栅极结构与外部电路的连接，还包括位于源漏掺杂层表面的源漏接触孔插塞，用于实现源漏掺杂层与外部电路的连接。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，有利于进一步提高半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构，包括：基底；栅极结构，位于所述基底的顶部；源漏掺杂区，位于所述栅极结构两侧的基底中；第一层间介质层，位于所述栅极结构露出的基底上，且所述第一层间介质层覆盖所述栅极结构的侧壁；刻蚀停止层，位于所述栅极结构和第一层间介质层的顶部；第二层间介质层，位于所述刻蚀停止层的顶部；导电插塞，贯穿相邻所述栅极结构之间的所述第一层间介质层、刻蚀停止层和第二层间介质层，并与所述源漏掺杂区电连接，所述导电插塞包括位于所述第一层间介质层和刻蚀停止层中的第一导电插塞、以及位于所述第二层间介质层的第二导电插塞，所述第二导电插塞的侧壁相对于所述第一导电插塞的侧壁凹进，所述第二导电插塞的底部和第一导电插塞的顶部相连，并延伸覆盖所述第一导电插塞侧部的刻蚀停止层的部分顶部。

本发明实施例提供一种半导体结构及其形成方法，包括：提供基底，所述基底的顶部形成有栅极结构，所述栅极结构两侧的基底中形成有源漏掺杂区，所述栅极结构露出的基底上形成有第一层间介质层，所述第一层间介质层覆盖所述栅极结构的侧壁，所述栅极结构和第一层间介质层的顶部形成有刻蚀停止层，所述刻蚀停止层的顶部有第二层间介质层；在所述第二层间介质层中形成露出所述刻蚀停止层的第一开口，沿与所述栅极结构延伸方向相垂直的方向，所述第一开口位于相邻所述栅极结构之间的第一层间介质层上方；在所述第一开口的侧壁形成阻挡层；形成所述阻挡层后，形成贯穿所述第一开口底部的刻蚀停止层和第一层间介质层的第二开口，所述第二开口露出所述源漏掺杂区，所述第二开口的顶部与所述第一开口的底部相连通，且所述第二开口的侧壁相对于所述第一开口的侧壁凸出；形成所述第二开口后，去除所述阻挡层；去除所述阻挡层后，在所述第一开口和第二开口中形成导电插塞，所述导电插塞包括位于所述第一开口中的第一导电插塞、以及位于所述第二开口中的第二导电插塞。

与现有技术相比，本发明实施例的技术方案具有以下优点：